wat is de verschillende van de FPGA en CPLD?

[ZFDok]

waarom mijn programma te schrijven ti FPGA is ok, maar schrijven CPLD is niet ok?

 

[Yego]

CPLD's verschillen van FPGA's in te veel manieren om deze lijst hier.
Neem een kijkje op de Zoek resultaat voor de volgende string "verschil CPLD FPGA",
en je leert de meeste van die verschillen.Een van hen kan de reden zijn.

Regards, Yego

 

[khongai]

Probeer verwijzing

ftopic61996.html

 

[rogertilman]

U vindt veel informatie over dit onderwerp op de ALTERA XILINX en websites.
Bij gebruik van de juiste hulpmiddelen kunt schrijven VHDL die draait op FPGA's en / of CPLD's, afhankelijk van de heks apparaat u vertellen de synthesizer te gebruiken.Bij het schrijven van VHDL het is een goede gewoonte om te weten uw doelgroep apparaten architectuur.

Voorbeeld:
FPGA's kan bevatten, terwijl het geheugen blokken CLPD niet doen.Dus als je programma je geheugen in VHDL de synthesizer wil gebruik maken van een geheugen blok in een FPGA.Maar bij gebruik van dezelfde code op een CPLD de synthesizer zal proberen te gebruiken voor het hang-geheugen.Deze hang het bedrag beperkt blijft in vergelijking met de grootte van het geheugen blokken.De synthesizer geeft een fout op CPLD uitvoering.

Het is mogelijk om VHDL-code voor schrijven FPGA's en CPLD's, maar u moet uw architecturen weten.

Greetz RT

 

[ZFDok]

Mijn probleem is op te lossen, maar i dont know why? Ik gebruik de ISE7.1 is niet ok, ik gebruik de ISE6.2 dan zeer goed.

 

[echo47]

Als u verduidelijken "CPLD is niet ok", misschien kunnen wij u helpen met het ISE 7.1 probleem.

Pas op dat de 7.1 heeft veel bugs.Deze One Bites CPLD-gebruikers:
http://www.xilinx.com/xlnx/xil_ans_display.jsp?getPagePath=21168
Ontvang het laatste service pack.

 

[FLEXcertifydll]

Naar diep, u'll vinden is er geen grote verschillen tussen hen,
verschillende liggen in ur eis.