Wat is de stand van de I / O, terwijl FPGA wordt in de configuratie?

[berg]

Wat is de stand van de I / O, terwijl FPGA is in het proces van de configuratie?

Na het resetten van het systeem zal, FPGA downloaden van de gegevens van de flash-rom (configuratie).Dit proces zal enige tijd duren.In de tijd, Wat is de I / O staat?"1"?"0"?of "Z"?Deze toestand zal (slecht) effect van de perifere IC?

Opmerking: Mijn PFGA is het een van Altera Cyclone Familie, EP1C20F400C6.

 

[braaksel]

De Cyclone data sheet
13.Configureren van Cyclone FPGA's C51013-1,1

dat alle I / O is tri-verklaard tijdens de configuratie
Kijk naar figuur 13 1.Als configuratie Waveform

 

[farhada]

Alle FPGA's pinnen zijn tri-verklaard tijdens de configuratie.En aangezien de meeste van de FPGA's nu een dag een 100k pullup weerstand, de I / O's zijn allemaal '1 's zonder verbindingen, zijn die met verschillende aansluitingen, afhankelijk van uw aanvraag.

BR,
/ Farhad

 

[berg]

farhada wrote:

Alle FPGA's pinnen zijn tri-verklaard tijdens de configuratie.
En aangezien de meeste van de FPGA's nu een dag een 100k pullup weerstand, de I / O's zijn allemaal '1 's zonder verbindingen, zijn die met verschillende aansluitingen, afhankelijk van uw aanvraag.BR,

/ Farhad

 

[farhada]

berg schreef:In deze staat, De output "1" heeft effect op de input-poort van de perifere IC?