Wat is de setup en hold tijd?

  • Thread starter sachinmaheshwari
  • Start date
S

sachinmaheshwari

Guest
wat is de set-up en houd tijd.? plz mij uitleggen met behulp van een klok, input en een output.
 
Setup - de minimale tijd voordat die gegevens moet stabiel zijn voordat klok overgang Hold tijd - de minimale tijd na welke gegevens moet stabiel zijn na de overgang klok instellen en vasthouden is gerelateerd aan het ingangssignaal en de klok rand, niet uitgevoerd. Als u invoer voldoet aan deze eis dan krijg je een geldige uitgang. (Na klok om Q vertraging van flop uit klok rand).
58_1186817796.gif
 
@ Sachinmaheshwari Setup is de tijd voor het ingangssignaal's worden geladen in de klink, voor klink wordt trigerred door de actieve klok rand .. zodat het signaal goed kan worden samled. Houden tijd is de tijdsduur dat de grendel gekeken naar de input na de werkzame klokflank, zodat het goed te bemonsteren ... een signaal verandering na de hold tijd zal niet beschikbaar zijn voor de uitvoer tot de volgende klok rand .. ja, signaal veranderen na de hold tijd ... Hoop dat dit helpt ....
 
setup-tijd is hoe vroeg de gegevens moeten aanwezig zijn voordat de klok rand arrival.This moet worden voordat klok. waar hij als bezit is hoeveel tijd de gegevens die moeten worden gehouden na de klok rand aankomst.
 
Waar kan ik nog wat praktijk problemen op de set-up en houd tijd of max freq? dank
 
Hallo mensen, ik geloof dat het beter is om te weten hoe de set-up en houd tijd in beeld komen dan blindelings te onthouden setup is voor clk rand vast te houden en is na clk rand adviseer ik om te lezen hoe de rand flip-flop werken in digitale ontwerp geactiveerd door Moris mano
 
omgang met flops moeten de gegevens stabiel zijn bepaalde periode voor en na de klok trigger. de periode waarvoor de gegevens SHLD stabiel te zijn voordat clk rand heet setup-tijd en tht nadat klok rand wordt genoemd houdt de tijd de bijlage is een onderdeel van STA ppt geladen Fayez Mohd
 
Hoi deze ppts zal nuttig zijn voor het begrijpen van STA concepten
 
opgezet en houd tijd zijn de belangrijkste parameters als we te maken hebben met een synchroon ontwerp. omdat de geestelijke gezondheid van de input tov om clk is zeer imp bcoz deze parameters zijn alleen van toepassing voor de ingangen. voor setup-tijd en houd tijd overtreding in dat er r twee vergelijkingen om de juiste werking van het circuit te vervullen. dus zowel r belangrijk voor max. .. klokfrequentie. vergelijkingen zijn .. Tc-q + Tsetup + Tcskew + Tcomb = Thold (duur van de opening) genrally in ontwerpen setup-tijd is groter dan wacht de tijd en altijd praten we de tijd te houden in termen van negatieve speling
 
Anildesh, U hebt gezegd de volgende vergelijking - Tc-q + Tsetup + Tcskew + Tcomb
 
De maximale cyclustijd is - de klok om Q vertraging van flop1 + klokafwijking van flop1 + de maximale voortplantingsvertragingstijd van combo logica + de setup-tijd van flop2. Houd de tijd wordt niet meegenomen in de berekening klokfrequentie. Het beste kunt u de tijd van een flop moet nul zijn. Voor de verwijdering houd tijd schendingen, het slot van Q vertraging van flop1 + min prop vertraging van combo logica - klokafwijking te flop2 moet groter zijn dan de wachttijd van de flop2.
 
Heeft iemand kan me uitleggen waarom circuit cel moet instellen en houd de tijd?
 
Beste manier om grondig te begrijpen Setup tijd en Hold tijd is om te lezen van een goed boek. Ik zou adviseren hoofdstuk 7 van CMOS VLSI Design by Weste en Harris online beschikbaar op Google books.
 
opzetten van tijd is de tijd voorafgaand aan gegevens moeten worden stabiel gehouden voor de stijgende flank van de klok Hold is de tijd waarvoor de gegevens moet stabiel worden gehouden na de stijgende flank van de klok, zodat het correct herkend door flop.: roll:
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top