Jun 19, 2001 #1 H harshad Guest wat is de max frquency i can design hebben, die kunnen gaan in de FPGA
Jun 19, 2001 #2 V Vonn Guest Dit hangt af van 3 parameters 1 - uw code 2 - de sythesizer instrument 3 - de doelgroep chip krijg je deze informatie na het synthetiseren van je ontwerp, je vindt het ook in de timing verslag (een aantal keer opgeroepen vertraging verslag)
Dit hangt af van 3 parameters 1 - uw code 2 - de sythesizer instrument 3 - de doelgroep chip krijg je deze informatie na het synthetiseren van je ontwerp, je vindt het ook in de timing verslag (een aantal keer opgeroepen vertraging verslag)
Jun 19, 2001 #3 W wufengbo Guest Ik denk dat je kan verzamelen deze informatie van Timing Analysi gereedschap na P & R.
