wat is Cycle Stelen in Naamplaten gebaseerd circuit?

[VLSImaniac]

Hi all,
Can any one tell me what cyclus stelen is?

 

[ubna]

In een grote ontwerp inclusief Flops, indien er te veel vertraging te wijten aan combinatievormen schakelingen tussen twee bijzonder Flops, de klok termijn moet zo hoog als dat ..maar de afweging niet kan worden geboden alleen voor een enkele combinatievormen ckt.in een grote ontwerp ..Dus de oplossing is door gebruik te maken van een klinkinrichting ..wanneer een klinkinrichting wordt gebruikt in plaats van de flop na de lange vertraging, de klok periode kan aanzienlijk worden verlaagd en de vergrendeling krijgt zijn gegevens enige tijd na de positieve kant van de klok ..Dit is een grote zegen voor de ontwikkeling van microprocessoren met lage frequenties klok ..

Opmerking: De vertraging van de combinatievormen circuit moet minder, zodat de gegevens van de vergrendeling naar de volgende flop voordat de klok ..

Druk op de knop geholpen als u denkt dat dit nuttig is.

 

[omkar]

cyclus stelen optreedt wanneer combinatievormen logica wordt verplaatst van de ene fase naar een andere klok in om gelijk klinkinrichting-to-klinkinrichting signaal vertragingen gedurende een klinkinrichting gebaseerd ontwerp met meerdere klinkinrichting-to-vergrendeling stages.Synthesis tools kunnen hebben de mogelijkheid om automatisch uitvoeren fiets stelen tijdens de optimalisatie.