Wanneer toe te voegen IO buffers tijdens stroming?

J

jelydonut

Guest
Op welk punt moet ik toevoegen IO buffers?Is het deel van de synthese stap?Moet ik ze handmatig toe te voegen in de verilog netlist of is dit deel van de synthese stap?Of is het gedaan tijdens de lay-out?

jelydonut

 
Als u de lib-bestanden van IO buffer, maar het toe te voegen in verband bibliotheek en doelgroep bibliotheek.Daarna kunt u toevoegen aan uw IO buffer RTL-code en het synthetiseren.

 
nadat u synthetiseren kern RTL in poort netlist,

dan kunt u toevoegen IO buffer en vormen ze in een

hele netlist.met vriendelijke groet

jelydonut wrote:

Op welk punt moet ik toevoegen IO buffers?
Is het deel van de synthese stap?
Moet ik ze handmatig toe te voegen in de verilog netlist of is dit deel van de synthese stap?
Of is het gedaan tijdens de lay-out?jelydonut
 
Misschien verschillende stromen suggereren andere methode.

Maar ik heb liever deze.

U voegt de IO in uw RTL in een serperate module.Nadat u gesynthetiseerd het hele logbestand van uw chip de IO-link in uw ontwerp.Dan moet je aftekenen de hele GTL met informatieverplichtingen in het aan de lay-out.

Door deze methode in de lay-out fase kon je de IO gemakkelijk.En LVS en STA gemakkelijk kunnen worden gedaan.

 
Hier is een andere mogelijke stromen.Als u scannen JTAG grens, kunnen sommige tools als Synopsys BSDCompiler en BSDArchitect Mentor invoegen zowel de grens cellen scannen en de bijbehorende IO buffers in het ontwerp.

 
U kiest IO type uit de bibliotheek van uw verkoper en instantiate IO in een module in RTL stadium.

 
In ons ontwerp hebben we niet laten tools om de IO-type te selecteren.U moet inst.de IO type door jezelf in de RTL top niveau.De partitie wil weten: rtl_core en rtl_pad.
u de IO pad niet raken tijdens de synthese stroom.

groeten,

 
Zodra u hebt kern gesynthetiseerd in RTL poort netlist, kunt u IO buffer en vormen ze in een

hele netlist.

 
u ook IO buffer met DC
wanneer je kern gesynthetiseerd in RTL poort netlist

 
Ik geef de voorkeur dat IO pad blok wordt gescheiden van de andere functionele blokken aan de resue gemak!

Aangezien de IP-pad die door sommige fab minder nauwkeurige timing, ons bedrijf gebruik maken van de custermised Ones de IP pads lib verstrekt in de fab's.Voor een totaal nieuw systeem voor de uitvoering, moet u eerst synthetiseren het ontwerp met behulp van de IO Pads voorzien in de lib met de contraints.Later kunt u customerize ze beter adpat aan uw ontwerp.

 
odeafeiner wrote:

In ons ontwerp hebben we niet laten tools om de IO-type te selecteren.
U moet inst.
de IO type door jezelf in de RTL top niveau.
De partitie wil weten: rtl_core en rtl_pad.

u de IO pad niet raken tijdens de synthese stroom.groeten,
 
Ten eerste moet je de lib.Vervolgens u de IO in de code

synthese zal worden op OK.

 

Welcome to EDABoard.com

Sponsor

Back
Top