waarom een niet-standaard 6 laag stackup?

[Nagels]

Hoi,

Ik probeer te analyseren de indeling en de bouw van een Altera DE1 Development Board, want ik wil een bord lijkt op te maken.

Ik heb vastgesteld dat het een 6-layer bord met de volgende laag stackup gebaseerd op het malen langs de zijkant van het bord aan de koper lagen onthullen, en indringend aan VCC en GND signaal testpunten weten.Details over de binnenste lagen werden opgedaan door te proberen om de route een idential circuit van de toegewezen FPGA pinnen aan de SRAM, en met dezelfde VIA's en plaatsing van de SDRAM.

1 - signalen
2 - signalen (altijd alleen kruising laag 1 signalen op een 45 of een hoek van 90 graden, nooit in parallel)
3 - GND
(grote kern hier tussen GND en VCC)
4 - Vcc
5 - signalen (slechts een paar)
6 - voornamelijk een gnd vliegtuig, maar een paar signalen worden omgeleid in.

Echter, bij het lezen van bijna alles wat ik kan over laag stackups, dit is een stackup die zelden wordt aanbevolen.De meest voorkomende is:

1 - signalen
2 - GND
3 - signalen
(grote kern hier)
4 - signalen
5 - Vcc
6 - signalen

Met behulp van deze methode lijkt veel beter als je het probleem niet van de exploitatie van sporen op signaal lagen 1 & 2 in een hoek aan elkaar hebben.Ook kan hoge snelheid signalen en klokken worden op innerlijke lagen en afgeschermd.

Dus wat zou het voordeel voor de bouw van de boord van de eerste manier en hebben te gaan door middel van extra routing moeite om versleping te voorkomen praten signalen op lagen 1 en 2?Is dit voordeel een grote deal?

Ik ben stumped ... vond ik eigenlijk een referentie-ontwerp dat de raad voorgesteld om dingen lay-out deze eerste manier, maar ik kan het niet vinden nu.99% van alle andere referentie-ontwerpen te zeggen tegen de laag stackup doen de tweede manier.

Is het echt belangrijk als je alleen draait rond de 100 Mhz?

Het enige wat ik kan bedenken is er misschien een aantal industrialisering redenen vanwege de talloze kleine via gaten.??

Elke inzicht zou zeer gewaardeerd worden.

Bedankt.

 

[House_Cat]

Het is gewoon een kwestie van ontwerper voorkeur.Je bent juist dat de tweede stackup worden normaal gesproken de gewenste methode.

Mijn gok zou zijn dat de ontwerper beperkt zijn kritische signalen naar lagen 5 en 6.De rest van de lagen worden gebruikt voor de minder kritische routing.

Blijkbaar zijn er niet heel veel gecontroleerd impedantie sporen.Ik zou niet hebben ontworpen het bestuur zoals beschreven.Ik zou gebruik hebben gemaakt van de meer conventionele stackup.Misschien hebben ze gaf het project een aantal junior designer, en hij net het geluk dat alles werkte - het gebeurt.

 

[Iouri]

Er zijn geen "echte" hoge snelheid op de DE1 board en ik denk niet dat die dit deden boord denken over stack up.Voor uw raad na te denken over wat voor soort van BGA pakket zult u, wat is de hoogste frequentie zal worden op het bord te selecteren, Moet je de emissie testen en te doen etc. ..

Voor dezelfde configuratie als DE1 board zal ik doen 8 lagen PCB's en houden alles in de buurt van FPGA, ook ontkoppeling condensatoren moeten worden op de bodem van het bord, geen enkele centimeters afstand van de chip

 

[MELC]

Nagels wrote:

Hoi,Ik probeer de lay-out en de bouw van een te analyseren @ ltera DE1 Development Board, want ik wil een bord lijkt op te maken.Ik heb vastgesteld dat het een 6-layer bord met de volgende laag stackup gebaseerd op het malen langs de zijkant van het bord aan de koper lagen onthullen, en indringend aan VCC en GND signaal testpunten weten.
Details over de binnenste lagen werden opgedaan door te proberen om de route een idential circuit van de toegewezen FPGA pinnen aan de SRAM, en met dezelfde VIA's en plaatsing van de SDRAM.1 - signalen

2 - signalen (altijd alleen kruising laag 1 signalen op een 45 of een hoek van 90 graden, nooit in parallel)

3 - GND

(grote kern hier tussen GND en VCC)

4 - Vcc

5 - signalen (slechts een paar)

6 - voornamelijk een gnd vliegtuig, maar een paar signalen worden omgeleid in.Echter, bij het lezen van bijna alles wat ik kan over laag stackups, dit is een stackup die zelden wordt aanbevolen.
De meest voorkomende is:1 - signalen

2 - GND

3 - signalen

(grote kern hier)

4 - signalen

5 - Vcc

6 - signalenZeker is dit niet "de meest voorkomende", maar een keuze.
Hij heeft problemen met de ongelijke geluidsniveau op GND en VCC, en dus die problemen worden vertaald signaal op alle lagen.
Er zijn geen echte striplijn lagen (net microstrip), zo snel differentiële signalen kunnen worden gerouteerd alleen op layer3 (uitgaande van de beginselen van de routing niet te veel op boven-en onderkant is bekend)
Verwerpen van geluidsoverlast door gebruik ZBC lagen is onmogelijk op deze regeling.

En BTW, is er geen wezenlijk verschil in kosten tussen de 6 lagen en 8 lagen, dus waarom 6?

Met behulp van deze methode lijkt veel beter als je het probleem niet van de exploitatie van sporen op signaal lagen 1 & 2 in een hoek aan elkaar hebben.
Ook kan hoge snelheid signalen en klokken worden op innerlijke lagen en afgeschermd.Dus wat zou het voordeel voor de bouw van de boord van de eerste manier en hebben te gaan door middel van extra routing moeite om versleping te voorkomen praten signalen op lagen 1 en 2?
Is dit voordeel een grote deal?Ik ben stumped ... vond ik eigenlijk een referentie-ontwerp dat de raad voorgesteld om dingen lay-out deze eerste manier, maar ik kan het niet vinden nu.
99% van alle andere referentie-ontwerpen te zeggen tegen de laag stackup doen de tweede manier.Is het echt belangrijk als je alleen draait rond de 100 Mhz?Het enige wat ik kan bedenken is er misschien een aantal industrialisering redenen vanwege de talloze kleine via gaten.
??Elke inzicht zou zeer gewaardeerd worden.Bedankt.

 

[Arulaane]

NAILS - de stackup hangt af van vele dingen.Soms macht distributie is een probleem.Als je niet kan plaatsvinden ontkoppeling condensatoren in de buurt van de chips.Als u EMC-problemen, enz. In een dergelijk geval is het vaak nodig om de VCC en GND lagen zo dicht bij elkaar zo mogelijk plaats.Dit zal het minimaliseren van de inductie van de vliegtuigen en de condensator plaatsing is veel minder kritisch.
100MHz in sommige gevallen wordt gezien als op hoge frequentie.Waarschijnlijk kun je weg met een lay-out kwaliteit zonder ernstige vragen signaal integriteit te krijgen, maar slechte lay-out zal EMC-problemen veroorzaken, zelfs @ 100MHz.
PCB-ontwerpers in het verleden gebruikt om het gebruik routing lagen sporen bewegen in een richting (nu goed gereedschap en een hogere freq. Signalen hebben dat enigszins afgenomen trend).Dit is de snelste en eenvoudigste manier om de route hoge dichtheid, als de snelheid is relatief laag en het toevoegen van vias is geen probleem.Dus dit is niet alleen een kwestie van overspraak, maar ook een commerciële truc van lay-out lay-out mensen om tijd te minimaliseren.

MELC - u bent bijna gelijk in ...Maar ik moet erop wijzen dat in de meeste gevallen VCC en GND lagen moeten soortgelijke blik van de impedantie oogpunt.Dus, op voorwaarde dat VCC is een vol vliegtuig, kunt u de route van de gecontroleerde impedantie striplines ook over dat.