Is er een hulpprogramma dat ABEL of AHDL ontwerpen converteert naar Verilog of VHDL-formaat
Dit is opgenomen als een nut in de Xilinx hulpmiddelen kunnen en
vinden op XILINX%% / bin / NT / xport.exe.
Het moet worden uitgevoerd via een DOS-venster.
Maar verwacht dat de output als een VHDL netlist.Het is niets wat je kunt begrijpen.Als je het van plan bent om gewoon te synthetiseren en te testen zonder echt te kijken naar de VHDL gegenereerd, misschien XPort is voor jou.Ik heb het gebruikt voor een aantal oudere modellen gedaan in ABEL, en het zou gewoon fout op sommige Abel bestanden.dus moest ik een aantal veranderingen handmatig doen.
Als het niet te groot van een ontwerp, is het misschien de moeite waard gewoon converteren van ABEL naar VHDL met de hand.Je hebt een schone ontwerp om mee te beginnen, en u kunt uitvoeren uw test vectoren aan het ontwerp verfiy.
Nooit geprobeerd omzetten AHDL naar VHDL.cant commentaar op.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.