vrije synthese tool

[adilkhan123]

hallo iedereen Ik moet ASIC synthese tool voor mijn project kunt u me helpen voor het vinden van dit type instrument.

 

[dexter_ex_2ks]

Uit mijn ervaring, dat is heel erg weinig, vergeleken met anderen, ik weet dat er sprake is van Xilinx (web pack dat kan worden gedownload en geïnstalleerd, het gratis of proces voor studie doel), maar ik denk dat dit een voor FPGA-synthese, maar het kan doen RTL synthese ook.Een andere tool die je kunt gebruiken is Icarus Verilog (iverilog) die u kunt bellen zij de command line met "S"-vlag, die een Edif formaat bestand (dat is de netlist uit de synthese), lees de handleiding van Icarus Verilog.

Maar ik sterk aanbevelen voor gebruik Xilinx, die kunnen synthetiseren uit Verilog en VHDL ito standaard poort-niveau (INV, AOI, DFF enz.).er is geen optimalisatie of tijd die u kunt gebruiken in dit programma (ik hoop dat ik verkeerd ben).Ik
ben ook geïnteresseerd in dergelijke instrumenten (gratis), dus laat het me weten als je kan zoeken naar een betere oplossing (misschien vind je ergens op een universiteit een aantal tools die u kunt werken met als synopsys Ontwerp Compiler of cadans RTL Compiler of BuildGates, en als u kunt u kunt de bron, en synthese, maar alleen voor educatieve doeleinden).
Voor Xilinx hoeft u niet een FPGA boord nodig, u kunt synthetiseren uit broncode (Verilog of VHDL), een dit zal leiden tot een generieke (standaard) schema (dit zal het niet hebben FPGA kenmerken zoals Luts, zal worden algemeen, en je kunt gebruiken in uw ASIC project, zolang je niet hoeft optimalisatie).

Ik hoop dat dit zal je helpen,
neem dan achteraf als je iets anders, want zoals ik al zei
ben ik geïnteresseerd ook.

En ik vergat te vermelden dat in Xilinx (als ik het mij goed herinner)
kun je niet laden een standaard cel bibliotheek ....

Een mooie dag verder.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[gliss]

Wat scholen weet je dat doen ASIC synthese gratis dexter?

 

[dexter_ex_2ks]

Je
hebt gelijk, ik maakte een fout, ik
ben nog student, en in mijn studenten als ze willen kunnen ze gebruiken een aantal van de software geleverd met de "Universiteit Software Program" of zoiets (Cadenc * & * Synops , bieden een aantal tools), voor studie-doeleinden., but he is asking for free tool, so I thought he's still a student(a lot of students are reading this forum), but once again, I made a mistake assuming that, probably adilkhan wants to learn it in private(at home), but last thing I can imagine
is that he's synthesizing by his own
, to make a chip to sell, and not for study.

Ik weet niet of adilkhan123 nog een student, indien hij te synthetiseren iets, ik denk dat hij
het gehuurde in een bedrijf met software toegang,
maar hij vraagt om gratis tool, dus ik dacht dat hij nog een student (veel van de studenten zijn het lezen van dit forum), maar nogmaals, ik maakte een fout de veronderstelling dat, waarschijnlijk adilkhan wil leren in de particuliere (thuis), maar de laatste wat ik kan bedenken
is dat hij
de stof voor de synthese van zijn eigen land,
om een chip te verkopen, en niet voor de studie.

En ik heb niet gezegd dat de universiteit "doe ASIC synthese gratis", zei ik dat hij toegang heeft (indien hij een student) om bepaalde software-instrumenten (oude versies), maar nog steeds goed.Niemand zal synthetiseren voor hem, hij zal moeten doen van zijn eigen, beginnen met het leren, dat
is wat ik bedoelde, en nogmaals sorry voor de mis-interpretatie.

Met vriendelijke groet
Dexter.