Vraag over L30nardo Sp3ctrum

[gnomix]

Hi to all,
Ik heb de volgende vraag voor L30nardo Sp3ctrum gebruikers:

Ik heb een netlist (bijvoorbeeld de bijlage) in kaart gebracht Xilinx technologie, mijn doelstelling is om dit te vertalen in netlist @ ltera apparaten.
Hoe ik kan dat?

Met 5ynop5y5 Ik kan de link bibliotheek en de doelgroepen bibliotheek en lees het netlist en uitvoeren van het "vertalen" commando en het spel is klaar.
Iemand kan proberen te vertalen in de netlist gevoegd en vervolgens geef mij de opdracht-bestand gebruikt voor het uitvoeren van het?

Met vriendelijke groet
Gnomix
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[TED]

Ik denk dat je geen toegang hebben tot het ontwerp-bestanden in VHDL?Dat zou de beste manier om te porten.

Er is misschien een manier die je zou kunnen onderzoeken: Sommige programma's kunnen genereren VHDL-uitgang voor simulatie doeleinden uit het EOF-bestand.Ik heb het gedaan in @ ltera MAX II , en het resultaat lijkt een echt dom RTL niveau HDL.

Ik weet niet de Xilinx instrumenten goed genoeg om aanspraak THT de mogelijkheid bestaat, maar proberen om een beetje rond te kijken, is het misschien een manier om een beetje dichterbij.

Succes (u kunt het nodig hebben

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Verward" border="0" />

)

Ted

 

[buzkiller]

Zelfs als u creëren VHDL-code van netlist, zal Xilinx primitieven, co je niet kan synthetiseren naar @ ltera.

gnomix schreef:Met 5ynop5y5 Ik kan de link bibliotheek en de doelgroepen bibliotheek en lees het netlist en uitvoeren van het "vertalen" commando en het spel is klaar.

 

[gnomix]

buzkiller schreef:

Zelfs als u creëren VHDL-code van netlist, zal Xilinx primitieven, co je niet kan synthetiseren naar @ ltera.gnomix schreef:Met 5ynop5y5 Ik kan de link bibliotheek en de doelgroepen bibliotheek en lees het netlist en uitvoeren van het "vertalen" commando en het spel is klaar.

 

[gnomix]

Hi to all,
Ik
heb de volgende stappen uitgevoerd (te vinden in de "L30nard0Sp3ctrum Synthese en Technologie handboek, v2001.1":

stap 1> load_library xcv2
stap 2> lees e: \ temp \ pwm.edf
stap 3> load_library flex10
stap 4> optimaliseren-target flex10
************** Transcript: **************
- Start optimalisatie voor design. Work.PWM.rtl
Waarschuwing, Uw output model gevallen toegewezen aan xcv2 technologie.<=======????????????
Waarschuwing, Uw output model gevallen toegewezen aan xcv2 technologie .<=======????????????
Als dit niet het gewenste gedrag,
neem dan contact op Exemplar klantenondersteuning <=======????????????
est est
Pass LCS Vertraging DFFs TRIS Pis POS - CPU --
min: sec
1 738 82 119 0 98 6 00:46
Info, Command 'optimaliseren' af met succes
stap 5> schrijven output_file.edf

Maar mijn resultaat is de volgende:
************** Edif met beide (Xilinx en @ ltera) bibliotheek **************
(bijvoorbeeld cnt_C_ix180 (viewRef NETLIST (cellRef LUT3_L (libraryRef xcv2)))
(eigenschap EQN (string "((I0 *! I1) (I0 *! I2) (! I0 * I1 * I2 ))"))
(eigenschap EXMPLR_DONT_CHANGE (string ""))
(eigenschap INIT (string "6A")))
(aanleg (hernoemen I0 "reg_PWM_CHC_int (14)") (viewRef NETLIST (cellRef DFF (libraryRef flex10))))

Waarom?

Groeten
Gnomix

 

[joe2moon]

De reden waarom de productie optimzed netlist nog
gevallen die behoren tot de oorspronkelijke bibliotheek (xcv2) is
"Het in kaart brengen van de motor niet kon bepalen de correspneding
gedrag van sommige gevallen met de doelgroep bibliotheek (flex10)! "

Als het aantal niet-toegewezen aanleg is niet te veel, dan
Misschien kunt u deze handmatig kaart (of een script schrijven om het te doen).

Opmerkingen worden op prijs gesteld:

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Verrast" border="0" />

 

[gnomix]

joe2moon schreef:

De reden waarom de productie optimzed netlist nog

gevallen die behoren tot de oorspronkelijke bibliotheek (xcv2) is

"Het in kaart brengen van de motor niet kon bepalen de correspneding

gedrag van sommige gevallen met de doelgroep bibliotheek (flex10)! "Als het aantal niet-toegewezen aanleg is niet te veel, dan

Misschien kunt u deze handmatig kaart (of een script schrijven om het te doen).Opmerkingen worden op prijs gesteld:
<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Verrast" border="0" />

 

[joe2moon]

Accordiong aan de Edif netlist,
Zo cnt_C_ix180 (viewRef NETLIST (cellRef LUT3_L (libraryRef xcv2)))
(eigenschap EQN (string "((I0 *! I1) (I0 *! I2) (! I0 * I1 * I2 ))"))
(eigenschap EXMPLR_DONT_CHANGE (string ""))
(eigenschap INIT (string "6A "))),

de cel cnt_C_ix180 wordt gedefinieerd door een look-up tabel.

Hoewel de logische functie kan eenvoudig worden ingepast,
Ik vraag
me af dat Le0nardo Spec * rum mag niet worden
vertalen de Look-Up-Tale-achtige bijvoorbeeld LUT * correct!

Als het waar
is voor de vertaling, dan misschien
1) Leo ** *** Spec niet over deze mogelijkheid,
OF
2) Behoefte voeg enkele optie om op deze functie.

Groeten,
Joe

ps.1: Misschien zijn er andere dingen die ik nog niet weet.
ps.2: Ik
ben niet helemaal vertrouwd zijn met Leo Spec *** ***

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Geschokt" border="0" />