vraag over het ontwerp van de omvormer

S

saffier

Guest
Ik wil gebruik maken van een inverter als een gevoel versterker.Met het oog op grotere winst, ik wil werken de NMOs en PBO's in subthreshold regio.Maar ik wil geen concessies doen aan de VDD spanning, omdat het afbreuk zou doen aan de uitgang assortiment rechtstreeks.

Mijn vraag is hoe kan ik bereiken, terwijl dit nog steeds niet verandert VDD niveau?Bedankt!

 
Een omvormer is een digitale type route (beide poorten aangesloten).Subthreshold operatie is niet een kwestie van de voedingsspanning.Het hangt af van GS-overspanning VOV = Vgs-Ve.Dit zou betekenen een moeilijke bias spanning voor beide gate ingangen, een hoge winst (als je staat correct), maar ook een zeer hoge output impedantie, die in de meeste gevallen niet kan worden geëvenaard door de lading dus niet nuttig is dan .Dus normaal gesproken een huidige bron belasting, een belasting triode, een bron of een volgeling cascode fase nodig is, en dan
is het niet een omvormer meer, maar een eentrapscompressors versterker.

 
zie http://books.google.ca/books?id=QzKfa_Y4IuIC&pg=PT288&lpg=PT288&dq=piguet vittoz & source = bl & OTS = fqE6vpYnkL & sig = fY0XayVat1tIFxBYaKfi_ltihFc & hl = nl & ei = IDWkSbeONIi5nQep4MSkBQ & sa = X & oi = book_result & resnum = 1 & ct = resultaat # PPT290, M1

 
Om erikl:

Beschouw een eenvoudige omvormer, indien Vdd <= Ve | Vtp |, dan zijn zowel NMOs en PBO's werkt subthreshold wanneer de omvormer is in transitie.Daarom hebben we een hogere winst (meestal 2x of meer) dan boven de drempelwaarde regio, want in de subthreshold MOS werkt als een BJT.Thermische spanning is veel kleiner dan overdrive spanning.Maar als Vdd is verlaagd, de output bereik is ook verlaagd, dat is niet goed.

 
Rechts, saffier,
Ik vergat deze mogelijkheid.Hoe dan ook, je kunt niet veel meer winst dan ongeveer 10, en dit op een VDD van ongeveer 150mV, cfr.blz.16-4, Fig.16.2b van de E. Vittoz "Zwakke inversie ..."papier, verwezen door oermens (boven).

Dit IMHO alleen maar zin, als je gebruik maakt van
zo'n omvormer binnen een sub_threshold CMOS Standaard Cell Bibliotheek, SEG Eric A. Vittoz en Joyce Kwong "Digital Logic", hoofdstuk 6 van Alice Wang et.Al."Subdrempel Design for Ultra Low-Power Systems", Springer Science Business Media, LLC, NY 2006.

 
erikl op Vdd = 150mV, de winst van de omvormer is ongeveer -2,3.Zoals Vdd benaderingen 2-3 keer thermische spanning, de winst nadert -1.Bij een dergelijke lage voedingsspanning, kunnen we haar winst als -1 / n * (exp (Vdd/2Vt) - 1), n is ongeveer 1.5, citeerde uit Rabaey digitale boek.

Maar deze vergelijking is alleen geldig voor zeer lage voedingsspanning.Zoals Vdd is iets minder dan VTN | Vtp |, moeten we goed voor DIBL effect, waardoor de drempel spanning.Dus dingen steeds ingewikkelder.

Anyway, ik heb gesimuleerd winst van ongeveer -500 omvormer met behulp cascode structuur en 3.3V MOSFET.Vdd is 1V.Maar ik wil bereiken: 60 dB.

 
Sapphire schreef:

...

structure and 3.3V mosfet.
Anyway, ik heb gesimuleerd winst van ongeveer -500 omvormer met behulp cascode
structuur en 3.3V MOSFET.
Vdd is 1V.
Maar ik wil bereiken: 60 dB.
 
Ja, het
is niet een eenvoudige omvormer.Bedankt voor uw antwoorden.erikl schreef:Sapphire schreef:

...

structure and 3.3V mosfet.
Anyway, ik heb gesimuleerd winst van ongeveer -500 omvormer met behulp cascode
structuur en 3.3V MOSFET.
Vdd is 1V.
Maar ik wil bereiken: 60 dB.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top