vraag over de lage drop-out regulator

L

leonken

Guest
Twee soorten van de regelgevende instanties: NMOS pass apparaat en PMOS pass apparaat.
Waarom de spanningsval over de pas deivce van PMOS kleiner is dan de NMOS?Toegevoegd na 37 minuten:Het cijfer<img src="http://images.elektroda.net/69_1190036069_thumb.gif" border="0" alt="question on low drop out regulator" title="vraag over de lage drop-out regulator"/>
 
spanningsval met NMOS wordt bepaald door de VGS
tijdens het gebruik van PMOS het is bepaald door VDS
kunt u het verschil

 
Voor NMOS, Vin> VG> VS (Vout) VTN, dus VDS Vout = Vin-> VTN, maar voor PMOS, geen dergelijke formule wordt verwacht.

 
Omdat de Vdd (VIN) van de opamp wordt geleverd door Vin.De output van opamp is minder dan Vdd (VIN).

 
Hi, Leonken:

Voor NMOS, Vin is het aanbod van OPamp, dus Vin> VG> Vout VTN moet worden voldaan.
dus VDS Vout = Vin-> VTN (ongeveer 700mV ~ in 0.35um proces)

Voor PMOS, hoeft u alleen te maken VSD = Vin-Vout groter dan Vdsat (gewoonlijk ongeveer 100mV ~ 300mV)

Dus PMOS LDO hoofdruimte is groter dan NMOS LDO.Het is de NMOS Bron volgeling dat uw hoofdruimte vermindert.

Met vriendelijke groet!

Chenmy

 
Sommige LDO voeg een last-pomp en kan ook realiseren lage drop-out met NMOS

 
wanneer u van toepassing PBO's passeren devische de IT u winnen en faseverschuiving van 180 zal geven.
wanneer u gebruik NMOS als Pass apparaat dan zal fungeren als een bron volgeling.
zo eenheid te krijgen en geen faseverschuiving.

 
een bron is volgeling en de andere is gewoon gemeenschappelijke bron fase

 

Welcome to EDABoard.com

Sponsor

Back
Top