Vraag over c model voor verificatie.

[faye_hongdou]

I'a nieuwere in de ASIC-ontwerp, en niet exprience hebben in het doen van het project.Ik hoorde dat iemand een functionele controle met behulp van C-model doet.Zou iemand mij vertellen hoe dit wordt gedaan?En wat is de juiste tools om dit te doen, als ik gebruik Linux.

En zou u pls me vertellen wat is de beste om in mijn eerste project?

Groeten

 

[Anjali]

we zullen doen functionele controle voor elk ontwerp met behulp van testbenches, die zijn geschreven in HDL.model kunnen we hetzelfde in programmeertalen zoals C, en aangesloten op het ontwerp met behulp van PLIS.

de uitvoering van onze eigen systemtasks PLIS worden gebruikt.deze systemtasks kunnen worden in C.

 

[sakthi_s]

Als u VCS (7 en hoger?) Kunt u gebruik maken directC interface.Het is vergelijkbaar met PLIS - u kunt bellen vanaf C functies verilog.Maar als je C-code te worden draagbare over verschillende simulatoren dan PLI is beter denk ik als directC alleen wordt ondersteund door Synopsis.

 

[sarath51]

nieuwste versie van het model sim heeft de capabilty od directe c

 

[stormwolf]

Ik denk dat PLI is beter voor C-model, en pli kan worden gebruikt worden nc, VCS of someother verilog hulpmiddelen

 

[jarodz]

SystemC is een andere keuze.

Met vriendelijke groet,
Jarod

 

[Thomson]

hoi,
Ik denk dat C-modellen hoofdzakelijk worden gebruikt om het systeem partitionering of algoritme analyse te verkennen.Daarbij wordt de logische partitionering kan worden gerealiseerd op basis van het C-model exploratie.

C-modellen kunnen ook worden gebruikt voor het genereren van gegevens bestand, dat kan worden gelezen door u HDL behaviroal testbench te stimulans feed aan uw RTL modules.

Kan je helpen!

Thomson

 

[wadaye]

Hi faye_hongdou,

Wij maken gebruik van C-model lezen in de gouden ingangen, het genereren van de gouden uitgangen.

En lees in de gouden inputs voor de RTL, vergelijken de resultaten met gouden uitgangen

van de C-model.