vraag over analoge kunstenaar

[airace]

hi ppl .... had een vraag over de analoge kunstenaar milieu .....
kunt u integreren verilog-A-modellen output per model editor samen met
functionele blokken die door de macro-model bibliotheek?

Thx,

 

[babyice]

kan iemand mij vertellen dat het moeilijk is over analoge IC
ontwerp, hoe te veroveren, especial layout

 

[Jet_wu]

hoe zit verilog-A-modellen uitgang.
Ik weet alleen dat de kunstenaar integreert de verilog-A en herkent deze automatisch.

 

[amitbhaiji]

Citaat:

had een vraag over de analoge artiest milieu .....

kunt u integreren verilog-A-modellen output per model editor samen met

functionele blokken die door de macro-model bibliotheek?

 

[airace]

goed Amit ...... Ik probeerde te integreren modellen van functionele lib verstrekt door analoge kunstenaar ..... met de veronderstelde gedragssturing modellen die door
model generator ..... cadans documentatie niet zeggen (anders heb ik niet gezien) ... of dat mogelijk is ...... kunt u enig licht werpen op het?

Thx,

 

[amitbhaiji]

is het mogelijk om de integratie van de verilog-A-model samen met het functioneel blok.
zodra u het verilog-een model van het automatisch genereren van de symbool oog voor dezelfde die u kunt gebruiken samen met uw functionele blok ...
kunt u mij vertellen welk probleem bent u geconfronteerd.
Amit

 

[airace]

goed .. het probleem is ... i dont know how to do it .......
... vertel me een ding ..... u hav de volgende situatie:
Ik heb een schema te zijn opgenomen: --
1.symbolen vorm analoge lib
2.functionele lib
3.modellen o / p door model Gen
.... hoe kan dit ... en belangrijker nog ... wat is de simulator dat u kiest
in de simulatie setup ..

Thx,
_________________
@ ir (at) ce

 

[amitbhaiji]

uit icfb venster nieuwe cellview het oog op hetzij verilog-een of verilog-editor wat u wilt .... een popup-venster ... schrijf uw verilog-een of verilog code in het samen met al uw input en uitgang ..
slaan en het venster te sluiten.Als uw item is juist symbool redacteur popup venster zal samen met alle input-en output-pin ... dus je krijgt het symbool ....

nu als u de verilog-model simpelweg scheppen complet schematische zowel aan de functionele blok en de verilog-een blok ... wijzig je de simulator spectreverilog ... en kan draaien de simulatie ....

maar wanneer u op de verilog model, dan moet u wel de partitie voor zowel anlalog en digitale blok .... detail over je kunt krijgen van de openbook .....

is dit wat je wilt ..... ben ik in staat om het punt ...
Amit

 

[airace]

ja ... dat soort-off is een oplossing voor mijn probleem ....
uur zal u in geval ben ik vast ..

Thanks a lot