S
satish23
Guest
VLSI
1.Leg uit waarom
en hoe een MOSFET werken.
2.Teken VdS-IDs curve voor een MOSFET.Nu, laten zien hoe deze curve verandert (a) met toenemende Vgs (b) met toenemende transistor breedte (c)
het Kanaal Lengte Modulatie
3.Leg de verschillende MOSFET Capacitances & hun betekenis
4.Teken een CMOS Inverter.Leg de overdracht kenmerken
5.Leg de groottesortering van de omvormer
6.Hoe denkt u grootte NMOs en transistors PBO's ter verhoging van de drempel spanning?
7.Wat is ruis Marge?Leg de procedure om te bepalen Noise Marge
8.Geef de uitdrukking voor CMOS schakelvermogen dissipatie
9.Wat is Body Effect?
10.Beschrijf de verschillende effecten van de schaalvergroting
11.Geef de uitdrukking voor de berekening van Vertraging in CMOS-circuit
12.Wat gebeurt er met vertraging als u verhoging belasting capaciteit?
13.Wat gebeurt er met vertraging als we een weerstand aan de uitgang van een CMOS
-route?
14.Wat zijn de beperkingen in het verhogen van de voeding te verminderen vertraging?
15.Hoe Verzet van de metalen lijnen variëren met toenemende dikte en toenemende lengte?
16.U hebt drie aangrenzende metaal parallelle lijnen.Twee van de fase-signalen door de buitenste twee metalen lijnen.Teken de golfvormen in het centrum van metaal lijn als gevolg van interferentie.Nu trekken de signalen wanneer de signalen in de buitenste metalen lijnen zijn in fase met elkaar
17.Wat gebeurt er als we het aantal contacten of via het metaal van de ene laag naar de volgende?
18.Teken een transistor niveau twee input NAND-poort.Leg haar Sorteringsvoorschriften (a)
het vijfde (b) voor gelijke opkomst en ondergang Keer
19.Laat A
en B zijn twee ingangen van de NAND-poort.Zeg Een signaal binnenkomt op de NAND-poort uiterlijk signaal B. te optimaliseren vertraging, van de twee series NMOs ingangen A & B, die een plaats zou u in de buurt van de output?
20.Teken de stick diagram van een NOR poort.Optimaliseren van het
21.Voor CMOS-logica, geven de verschillende technieken die je kent te minimaliseren stroomverbruik
22.Wat is Charge delen?Leg de Charge Sharing probleem terwijl steekproeven van gegevens uit een bus
23.Waarom doen we geleidelijk verhogen van de omvang van inverters in de buffer ontwerp?Waarom niet de output van een circuit met een grote omvormer?
24.In het ontwerp van een groot omvormer, waarom doen we liever aansluiten kleine transistors parallel (dus het vergroten van het effectieve breedte) in plaats van lay-out een transistor met grote breedte?
25.Aangezien een lay-out, tekenen zijn transistor niveau circuit.(Ik kreeg een 3-input en poort en een 2-ingang Multiplexer. U kunt verwachten dat een eenvoudige 2 of 3 ingangspoorten)
26.Geef de logische expressie voor een AOI poort.Teken zijn transistor niveau gelijkwaardig.Teken zijn stick diagram
27.Waarom ga t gebruiken we gewoon een NMOs of PBO's transistor als een transmissie-gate?
28.Voor een NMOs transistor als een pass transistor, zeggen de poort is aangesloten op VDD, de uitgang voor een vierkante puls ingang gaat van 0 tot VDD
29.Teken een 6-T SRAM cel-en uitleggen Lees en Schrijf operaties
30.Teken de Differentiële Sense Versterker en uitleggen van de werkgroepen.Enig idee hoe groot dit circuit?(Denk aan Kanaal Lengte Modulation)
31.Wat gebeurt er als we gebruik maken van een Inverter in plaats van de Differentiële Sense Amplifier?
32.Teken de SRAM Schrijf schakelschema
33.Ongeveer, wat waren de afmetingen van uw transistors in SRAM cel?Hoe kwam u op deze maten?
34.Hoe verhoudt de omvang van de PBO's Pull Up transistors (voor bits & bit-lijnen) invloed SRAM en prestaties?
35.Wat is het kritische pad in een SRAM?
36.Teken de timing diagram voor een SRAM lezen.Wat gebeurt er als we de vertraging waarmee van Klok signaal?
37.Geef een grote foto van de gehele SRAM Opmaak weergave van uw posities van SRAM Cellen, rij Decoders, kolom Decoders, Lezen Circuit, Schrijf Circuit en Buffers
38.In een SRAM lay-out, die metalen lagen zou u liever voor Word Lines en Bit Lines?Waarom?
39.Hoe kan je een model van een SRAM op RTL niveau?
40.Wat is het verschil tussen Testing & Keuring?
41.Voor een EN-of uitvoering van een twee-ingang Mux, hoe denkt u test voor Stuck-At-0 en Stuck-At-1 fouten in de interne knopen?(U kunt verwachten van een circuit met een aantal ontslagen logica)
42.Wat is Naamplaten Up?Leg Naamplaten met dwarsdoorsnede van een CMOS Inverter.Hoe wilt u voorkomen dat Naamplaten Up?
1.Leg uit waarom
en hoe een MOSFET werken.
2.Teken VdS-IDs curve voor een MOSFET.Nu, laten zien hoe deze curve verandert (a) met toenemende Vgs (b) met toenemende transistor breedte (c)
het Kanaal Lengte Modulatie
3.Leg de verschillende MOSFET Capacitances & hun betekenis
4.Teken een CMOS Inverter.Leg de overdracht kenmerken
5.Leg de groottesortering van de omvormer
6.Hoe denkt u grootte NMOs en transistors PBO's ter verhoging van de drempel spanning?
7.Wat is ruis Marge?Leg de procedure om te bepalen Noise Marge
8.Geef de uitdrukking voor CMOS schakelvermogen dissipatie
9.Wat is Body Effect?
10.Beschrijf de verschillende effecten van de schaalvergroting
11.Geef de uitdrukking voor de berekening van Vertraging in CMOS-circuit
12.Wat gebeurt er met vertraging als u verhoging belasting capaciteit?
13.Wat gebeurt er met vertraging als we een weerstand aan de uitgang van een CMOS
-route?
14.Wat zijn de beperkingen in het verhogen van de voeding te verminderen vertraging?
15.Hoe Verzet van de metalen lijnen variëren met toenemende dikte en toenemende lengte?
16.U hebt drie aangrenzende metaal parallelle lijnen.Twee van de fase-signalen door de buitenste twee metalen lijnen.Teken de golfvormen in het centrum van metaal lijn als gevolg van interferentie.Nu trekken de signalen wanneer de signalen in de buitenste metalen lijnen zijn in fase met elkaar
17.Wat gebeurt er als we het aantal contacten of via het metaal van de ene laag naar de volgende?
18.Teken een transistor niveau twee input NAND-poort.Leg haar Sorteringsvoorschriften (a)
het vijfde (b) voor gelijke opkomst en ondergang Keer
19.Laat A
en B zijn twee ingangen van de NAND-poort.Zeg Een signaal binnenkomt op de NAND-poort uiterlijk signaal B. te optimaliseren vertraging, van de twee series NMOs ingangen A & B, die een plaats zou u in de buurt van de output?
20.Teken de stick diagram van een NOR poort.Optimaliseren van het
21.Voor CMOS-logica, geven de verschillende technieken die je kent te minimaliseren stroomverbruik
22.Wat is Charge delen?Leg de Charge Sharing probleem terwijl steekproeven van gegevens uit een bus
23.Waarom doen we geleidelijk verhogen van de omvang van inverters in de buffer ontwerp?Waarom niet de output van een circuit met een grote omvormer?
24.In het ontwerp van een groot omvormer, waarom doen we liever aansluiten kleine transistors parallel (dus het vergroten van het effectieve breedte) in plaats van lay-out een transistor met grote breedte?
25.Aangezien een lay-out, tekenen zijn transistor niveau circuit.(Ik kreeg een 3-input en poort en een 2-ingang Multiplexer. U kunt verwachten dat een eenvoudige 2 of 3 ingangspoorten)
26.Geef de logische expressie voor een AOI poort.Teken zijn transistor niveau gelijkwaardig.Teken zijn stick diagram
27.Waarom ga t gebruiken we gewoon een NMOs of PBO's transistor als een transmissie-gate?
28.Voor een NMOs transistor als een pass transistor, zeggen de poort is aangesloten op VDD, de uitgang voor een vierkante puls ingang gaat van 0 tot VDD
29.Teken een 6-T SRAM cel-en uitleggen Lees en Schrijf operaties
30.Teken de Differentiële Sense Versterker en uitleggen van de werkgroepen.Enig idee hoe groot dit circuit?(Denk aan Kanaal Lengte Modulation)
31.Wat gebeurt er als we gebruik maken van een Inverter in plaats van de Differentiële Sense Amplifier?
32.Teken de SRAM Schrijf schakelschema
33.Ongeveer, wat waren de afmetingen van uw transistors in SRAM cel?Hoe kwam u op deze maten?
34.Hoe verhoudt de omvang van de PBO's Pull Up transistors (voor bits & bit-lijnen) invloed SRAM en prestaties?
35.Wat is het kritische pad in een SRAM?
36.Teken de timing diagram voor een SRAM lezen.Wat gebeurt er als we de vertraging waarmee van Klok signaal?
37.Geef een grote foto van de gehele SRAM Opmaak weergave van uw posities van SRAM Cellen, rij Decoders, kolom Decoders, Lezen Circuit, Schrijf Circuit en Buffers
38.In een SRAM lay-out, die metalen lagen zou u liever voor Word Lines en Bit Lines?Waarom?
39.Hoe kan je een model van een SRAM op RTL niveau?
40.Wat is het verschil tussen Testing & Keuring?
41.Voor een EN-of uitvoering van een twee-ingang Mux, hoe denkt u test voor Stuck-At-0 en Stuck-At-1 fouten in de interne knopen?(U kunt verwachten van een circuit met een aantal ontslagen logica)
42.Wat is Naamplaten Up?Leg Naamplaten met dwarsdoorsnede van een CMOS Inverter.Hoe wilt u voorkomen dat Naamplaten Up?