VHDL? Verilog? Verilog-A? Verilog-AMS?

[Beardolphinaries]

Hallo, kan iemand vertellen wat is het verschil tussen VHDL, Verilog, Verilog-A en Verilog-AMS alstublieft? Heel erg bedankt.

 

[mpig09]

Beste Beardolphinaries: Ik denk: VHDL / Verilog: voor digitaal ontwerp en mixed mode simuleren Verilog-A: voor analoge ontwerper, geen goed idee voor de gemengde mode mode simuleren mpig

 

[Beardolphinaries]

Heel erg bedanken.

 

[olzanin]

Hallo, VHDL en Verilog concurrenten zijn en beide zijn voor digitale ontwerp. Met Verilog-A kunt u het programma in uw analoog ontwerp een aantal ideale digitale cellen. Verilog-AMS is voor gemengde simulaties. olzanin

 

[sparso]

Ik gebruik verilog voor zuiver digitale spullen. VHDL wordt vooral gebruikt in Europa en Japan. Niet veel in de VS. Verilog-A op analoge spullen model als ik het nodig snelle sim tijd. Niet hebt gebruikt Verilog-AMS nog niet, maar ik denk dat Verilog A is een subset van de AMS.