VHDL / Verilog code help!

[sudan]

Hallo iedereen, ik doe mijn project 'Beeldcompressie uitvoering in FPGA'. Als iemand met VHDL of Verilog code voor deze (met behulp van een algoritme) Stuur me naar [e-mail] sudan_1k89@yahoo.in [/email] sudan

 

[amraldo]

Er is een JPEG encoder project @ http://opencores.org/project, mkjpeg . Het zou kunnen zijn van een grote hulp voor u. - Amr Ali

 

[sudan]

Hoi, Het is nuttig Amr. Nog een vraag ... Kunnen we lezen input van een bestand? voor dat alle VHDL opmerkingen zijn aanwezig? Gelieve te helpen .... Soedan

 

[amraldo]

Ik snap het niet uw vraag Soedan! - Amr Ali

 

[sudan]

Hi Amr, Stel dat we een encoder ontwerpen. Voor dat we input te geven op de simulatie tijd of real-time door middel van toetsenbord. Mijn vraag is, ik ben een binaire data in een bestand met. Ik wil het binaire bestand met behulp van de encoder in de simulatie automatisch te coderen. Is het mogelijk?? Soedan

 

[amraldo]

Ja het is mogelijk, en u kunt uw gegevens te lezen vanaf een image-bestand naar uw encoder en schrijf de output in een beeldbestand weer. U moet de textio bibliotheek te gebruiken. - Amr Ali

 

[sudan]

Hai Amr, Kunt u een voorbeeld code geven voor. Alsjeblieft?? Soedan

 

[amraldo]

Controleer dit bericht http://www.edaboard.com/ftopic98509.html Ook u kunt verilog interface met alle C-code die dat doet met behulp van PLI. - Amr Ali

 

[rajsrikanth]

controleren op de site opencores.org nuttig is

 

[nitasu]

Hallo iedereen, doe ik mijn project 'beeldcompressie uitvoering in FPGA'. als iemand met VHDL-code voor deze (met behulp van een algoritme) stuur me naar [e-mail] nitasujena@yahoo.in.than [/email] ks

 

[amraldo]

Controleer de bovenstaande link in de post. - Amr Ali