VHDL-project

[bibijons]

hey,
Ik ben een student en ik moet VHDL te lossen in een algoritme.kan iemand me helpen om te beginnen.
dit is mijn functie:
e ^ x = 1 x / 1! x ^ 2 / 2! x ^ 3 / 3!en zo verder.

Ik moet VHDL beschrijven het systeem in en simuleren van de functie met VHDL.
en het is ook gevraagd om een synthese met de Xilinx webpack.

Wie kan me helpen met dit project.

tnx voor hulp

 

[the_penetrator]

OK, dit ziet eruit als een Univ.project.

Hoe dan ook, dient u het iteratief te doen, uit te voeren: nieuw = oud oud * (x / n) op de n-de iteratie.

Ik heb iets gezien dicht bij de Taylorreeks hardware die je nodig hebt om te bouwen.

Het is hxxp: / / www.niosforum.com in de aangepaste handleiding voor instructies Nios 2.

ten minste geef het een schot op je eigen en dan een kijkje nemen.

the_penetratorŠ

 

[Doka]

Probeer het gebruik Gorner-algoritme:add & (m-1)*m/2 mult)

instread y (x) = Σa (i) x ^ i (num.of operaties: m
& toe te voegen (m-1) * m / 2 mult)add & m
mult)

Bereken y (x) = x A0 (A1 x (a2 ... ik)) (m
& m
mult toe te voegen)

andere manier: gebruik CORDIC
(Bron-code vindt u op opencores_org)
Sorry, maar je moet ingelogd zijn om deze bijlage weer te geven

 

[bibijons]

hi,
Ik heb deze code gegenereerd, maar ik heb een ander probleem, de lus is slechts een keer gedaan, wat heb ik nodig, dat de toename werkt.

die bepaal ik de uitgangen, ik heb gezien std_logic, maar ist niet werkt.

broncode:
beginnen
if (x = 0) en (i = 0) en (Therm = 0) en (Som = 1) en (n = 1) dan
Therm: = (x ** i) / n * i;

n: = n * i;

Som: = SOM Therm;

x: = x 1;
i: = i 1;

- Output2 <= Som;
output1 <= input;

end if;
tnx
bibijons