VHDL concatenatie en integer-to-single-bit Vraag

[dohzer]

Ik heb twee (waarschijnlijk eenvoudig) VHDL vragen.

Ten eerste, ik heb een std_logic_vector signaal Ik wil aaneenschakelen met een aantal nullen op pad uit.

Code:constante SMALL_WIDTH: integer: = 4;

constante LARGE_WIDTH: integer: = 8;...signaal small_signal: std_logic_vector (SMALL_WIDTH-1 downto 0);

signaal large_signal: std_logic_vector (LARGE_WIDTH-1 downto 0);...large_signal <=?