VHDL-code voor kwadratuurformule NCO

M

missbirdie

Guest
Hallo ik ben nieuw voor VHDL dus ik echt hulp nodig

Ik heb een Spartan-3A FPGA & ik nodig voor de uitvoering van DUC (Digital up converter) & DDC (Digital Down Converter) ..Ik heb een probleem bij het ontwerpen kwadratuurformule NCO of DDS overweegt Dithering.

Kan iemand me helpen met de VHDL-code voor kwadratuurformule NCO?
Heeft het te LUT?of is het beter gebruik te maken van de cordic algoritme?

Thanks a lot

 
LUT gebaseerd NCO is de snelle en de gebruikelijke manier.Als ik mij goed herinner rechts, verscheidene NCO voorbeelden zijn te vinden in de laatste maand.

 
ja ik heb ze allemaal, maar geen van hen werd met behulp van het algoritme cordic ..Ik wil gewoon weten het verschil ..& Hoe elk van invloed is op de FPGA.
Behalve als ik een code genereert alleen Sin & I need a cos signaal te Wat kan ik doen?is het gewoon een integratieproces?
thanks again

 
Ik neem aan dat u gebruik maken van een LUT NCO.Voor volledige kloksnelheid, kunt u gebruik maken van een dubbele poort rom te hebben sine ans cosinus parallel voor verlaagde kloksnelheid, de ROM kan worden multiplexed.

 
Zoals ik u vertelde
ik ben nieuw voor VHDL en FPGA's eigenlijk .. dit is mijn 1e code

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

Dus wat doet u eigenlijk met een dubbel deel rom?Moet ik een aparte rom?of het geheugen van de Spartan-3A FPGA-kit is genoeg?Ik heb veel gegevens door middel van de weg.

 
Het interne geheugen blokken van FPGA zijn over het algemeen in staat zijn van de dubbele poort functioneren, ook met Xilinx Spartan, voor zover ik weet.Dit houdt in dat u een sine ROM, bijvoorbeeld voor een kwadrant en kunnen dit op twee havens, met verschillende adressen en krijgen verschillende data-uitgang voor I en V. U kunt gebruik maken van een enkele fase accu die wordt gedecodeerd tweemaal voor de ROM-adressen, met een 90 ° gecompenseerd voor de Q part.In sommige toepassingen een variabele fase verschuiving voor de tweede uitgang kan worden geschikt.

 
is het hetzelfde idee in beide DUC & DDC?En hoe de gegevens tarief van invloed op het ontwerp?

 
Wanneer NCO gebruik maakt van gegevens koers == ontwerp belangrijkste klok, de LUT kan niet worden multiplexed, moet u de dubbele poort rom.

 
wat do u bedoelen met dubbele poort rom?is het avaialable in Spartan 3A FPGA?

 
Ik
ben niet met behulp van Xilinx, maar ik
heb gezien dual-poort geheugen blokken met Spartan FPGA.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top