vertel me de fout in dit programma

[ashishjindal76]

hi how ru mensen allemaal. hey ik ben geconfronteerd met een probleem zoals gewoonlijk. middelen controleert een eenvoudig programma dat wordt gegeven onder de module geleid (HEX, LED), ingang HEX, output LED, reg LED; altijd @ (HEX) beginnen geval (HEX) 1'b0: LED = 1'b1; / / 1 1 'b1: LED = 1'b0; / / 2 standaard: LED = 1'b0; / / 0 ENDCASE einde van dit programma was compliled en gesynthetiseerd met behulp van ISE 5.2 / dit programma compileert en synthetiseren zonder enige fout of waarschuwing. nu hier het probleem komt wanneer geef ik de beperkingen voor de pinnen voor dit bestand is genrates met succes de bit bestand met goed gevolg het mcs bestand is genrated. wanneer het mcs bestand wordt geladen naar de FPGA prom het gebeurt onafhankelijk uitgevoerd. kan iemand mij vertellen y dit is happeneing. wat zou de fout hier te zijn. wat is de mogelijke oplossing. Ik gebruik spatranIIE XC2S300E FPGA op het bord geleverd door Memec. thanx op voorhand. Ashish

 

[mc&fpga]

heb je simuleren deze code? Ik denk dat je niet kunt output pin LED met reg (led) met dezelfde naam te gebruiken. verandering reg naam en assigne de uitgang (led) net om itssignal.

 

[vkchau]

In uw code, breedte van de HEX is 1-bits. Dus LED is altijd '1 '. LED is nooit '0 '.

 

[ashishjindal76]

Beste Mc & fpga als u de uitvoer willen krijgen op de uitgang van de haven de muat worden toegewezen hetzij als een register of als een draad dan alleen u in staat zou zijn om de output te krijgen in de haven. Wat Ashish