I
ithink
Guest
hi, heb ik ontwierp een 48M PLL, maar ik heb geen idee om de stabiliteit en correct te verifiëren.Aan het begin van het ontwerp, om te bereiken 48M uitgangsfrequentie, we hebben een aantal veronderstellen, zoals de fase marge Φ = 50 °, lus bandbreedte ω = 20k, en zo verder, we 2de lus filter ontwerp volgens deze veronderstellen en anderen, om laatste gebruiken we hspice om perfecte output te verkrijgen.Maar bovenstaande uitvoer is aanvaard, gezien de conditie, hoe kan ik verifiëren fase PLL's marge en lus bandbreedte in omgekeerde?
bedankt!
beste wensen voor u, iedereen!
ithink
2006-1-9
bedankt!
beste wensen voor u, iedereen!
ithink
2006-1-9