Vermenigvuldiging Algoritme

[saeddawoud]

Hallo welke verschillende algoritmes voor de binaire vermenigvuldiging in computersystemen, indien mogelijk van het begin tot algoritme vandaag? Groeten

 

[A.Anand Srinivasan]

de belangrijkste en de meest eenvoudige is herhaalde koppeling ..... er zijn een aantal meer algoritmen, zoals Boothmultiplicator, gemodificeerde Boothmultiplicator etc etc die op veel meer beperkt aantal klokcycli, maar zijn complex,,,,,

 

[saeddawoud]

hallo dat is leuk, maar wat zijn de algoritmes (details)? alle middelen? Groeten

 

[A.Anand Srinivasan]

veel van algoritmen en multiplicatoren zijn ontwikkeld uit de late ..... elk geleidelijk verminderen van het aantal klok tikt voor vermenigvuldiging .... Zie ieee papieren indien mogelijk ...... bezoek deze link .... het heeft geen gedetailleerd een, maar kleine informatie over een aantal veel gebruikte multipliers ... http://www.princeton.edu/ ~ wolf/modern-vlsi/Overheads/CHAP6-2/sld001.htm

 

[neoaspilet11]

De meeste van de moderne rekenkunde computing is gedaan door middel van hetzij floating point of vast punt rekenen. Vermenigvuldigingen, bijzonder reële getallen vermenigvuldiging niet alleen integer vermenigvuldigingen worden voornamelijk gedaan door floating point vermenigvuldigingen. De meeste van de moderne computers hebben hardware vermenigvuldigers dat in principe herhaalde binaire toevoegingen presteert in enkele klokcycli. Deze hardware vermenigvuldigers worden vervolgens door multiplier software specifieke algoritmen vermenigvuldiging uitgevoerd. Er zijn een heleboel die er zijn hoe rekenkundige algoritmes worden uitgevoerd om te passen in verschillende computers architectuur.

 

[sam536]

Momenteel zijn de meeste processors uitvoering gemodificeerde Booths algoritme en Wallace mulitiplier algoritme. Algoritme slection afhankelijk van de latentie en throughput verwacht van de uitgang van de schakeling ... - Sam

 

[saeddawoud]

hallo eigenlijk, ik moet de tweede versie algoritme in Henessey en Patterson boek te begrijpen: Computer Organisatie en Design: Hardware / Software Interface, 2de editie, waar de Multiplier register is 32 bits, het vermenigvuldigtal register is 32 bits, de ALU is 32 bits , en het product te registreren is 64 bits, hier zijn we rechts verschuiven de Multiplier en de Product elke iteratie van een bit, maar waarom? Ik kon niet helemaal begrijpen. Regrads

 

[A.Anand Srinivasan]

Het is gewoon normaal vermenigvuldiging .... het verschuiven van product is het uitvoeren van de werking van onze verschuiving en het partiële product toevoegen ... zie voorbeeld hieronder zal duidelijk .... 356 X 11 ------- 356 356