Verilog Taak Functie

[ne.me.sis]

Hoe dump een VCD bestand op bepaalde tijdsinterval in simulatie?Alles wat mis met ik heb gedaan in testbench beneden?Het is gewoon niet werken, en dump die de hele tijd.

In testbench:

initiële
$ dumpfile ( "top.vcd");

initiële
$ dumpvar ( "0, top");

initiële
beginnen
# 1000 $ dumpon;
# 10000 $ dumpoff;
eindigen

initiële
$ dumpall;

 

[nand_gates]

Checkout this!

Code:

eerste beginnen

$ dumpfile ( "top.vcd");

# 100 $ dumpvars (0, boven);

# 100 $ dumpoff;

# 100 $ dumpall;

$ dumpon;

eindigen

 

[tenya]

eerste beginnen
$ dumpfile ( "top.vcd");
# 100 $ dumpvars (0, boven); / / Hier Vervang # 100 ongeacht de tijd die u nodig hebt.
eindigen

 

[spauls]

wachten voor simulatie tijd en zet $ stoppen na dat.