Verilog simulatie met virtuoos en cadans hulpmiddelen

C

cipher_crypto

Guest
Hoi,
Ik was het ontwerpen van een FFT processor met verilog.Toen ik met behulp van virtuoos tool die ik tegenkwam probleem.Mijn code werkte goed in Xilinx.
FFT1 <<top module
butterfly3 is aanleg van een andere module radix1.Nu krijg ik deze foutmelding zoals "Fout: Netlister niet afdalen van een van de standpunten gedefinieerd in het oog lijst" verilog schematische gewonnen "bijvoorbeeld vlinder 3 in de cel FFT1. Ofwel een van deze standpunten aan bibliotheek FFT1_lib cel: radix1 wijzigen Gezien lijst .... een bestaande view "
Heb ik al vermeld dat radix1 in mijn systeem ....
Laat het me weten hoe dit probleem op te lossen ...

codeermachines

 
hoi,
Ik denk dat je moet gebruiken ncsim te verifiëren, maar niet virtusso die een lay-out en schmetic tools.

 
Dank u linux.Well principe ik nodig om het te doen met Virtuoso cadans.Ik ben nota zeker wat het maken van de tool geven dat error msg.Ik weet zeker dat het fout zou kunnen zijn zeer eenvoudig.

 
hi Ecijun
Bedankt.Wat is. Simrc bestand?Welke directory ik zal het vinden?

 

Welcome to EDABoard.com

Sponsor

Back
Top