verilog een code voor delen door n

E

ec10404

Guest
hi, Ik kan iemand mij een code voor verilog delen door n loket voor input gegeven klok en duty cycle ..

 
Divide_N module (reset, CLK, mogelijk te maken, n, clk_out);

CLK-ingang;
reset-ingang;
inbreng mogelijk te maken;
input [7:0] n;
clk_out output;

wire [7:0] m;
dbn_en draad;
reg [7:0] tellen;
reg OUT1;
reg OUT2;
draad uit;
clk_out draad;

toewijzen dbn_en n = [7] | n [6] | n [5] | n [4] | n [3] | n [2] | n [1];

@ altijd (negedge clk of posedge reset) beginnen
if (reset == 1) te beginnen
OUT1 <= 1'b0;
count <= 8'h00;
einde
else if (dbn_en == 1 & & staat == 1) te beginnen
if (n [0] == 0) begin / / zelfs rekenen
if (count == m-1) te beginnen
count <= 8'h00;
OUT1 <= ~ OUT1;
einde
anders
count <= aantal 1;
einde
else if (count == n-1) begin / / oneven tellen
count <= 8'h00;
OUT1 <= ~ OUT1;
einde
anders
count <= aantal 1;
einde
einde

toewijzen m = n>> 1;

@ altijd (posedge clk of posedge reset) beginnen
if (reset == 1) te beginnen
OUT2 <= 1'b0;
einde
else if (count == m & & staat == 1)
OUT2 <= OUT1;
einde

toewijzen uit = (staat == 1)? ((dbn_en == 0)? CLK

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triest" border="0" />

n [0] == 1)?OUT1 ^ OUT2: OUT1): 1'b0;

toewijzen clk_out = out;

endmodule

 
Hallo lieve ..
Zijn leuk dat u na de code hier.
Ik wil vragen is deze code worden gebruikt in Charge Pomp PLL voor de feedback Divider Blok?
Zijn als een programmeerbaar Feedback divider .. Heb ik gelijk?Toegevoegd na 1 minuten:toewijzen uit = (staat == 1)? ((dbn_en == 0)? clk n [0] == 1)?OUT1 ^ OUT2: OUT1): 1'b0;
wat dat gezicht laten zien in deze lijn?

 
Hallo vriend, hier in dit probleem wordt gepeild klok en de duty cycle, als ik wil 40% duty cycle moet, etc. geven 40% duty cycle.Nu kan ik (duty cycle) * Tclk * n zo hoog output en Tclk * n * (1.duty cyclus) als laag-uitgang, kunt u mij een code voor dit ..? /?

 

Welcome to EDABoard.com

Sponsor

Back
Top