Verilog codeert voor muller c-element

[niruba]

ik wil Verilog codering voor muller c-element

 

[sudhirkv]

Hoi, ik denk dat je moet een newbie op dit forum VLSI Ik heb via Wikipedia zijn http://en.wikipedia.org/wiki/C-element Dit is een eenvoudige schakeling die kan worden gedaan in verilog . zij hebben de waarheid Tabe ook .... Ga door het ontwerp en probeer het zelf en laat me weten als u problemen heeft [size = 2] [color = # 999999] Toegevoegd na 28 minuten: [/color] [/size] Muller C poort is een poort gebruikt voor de synchronisatie de waarheidstabel is alsof de ingangen 1 de uitgang 1 en als alle ingangen r 0 is de uitgang 0 .... module Muller_C_Gate (in_a, in_b, in_c, uit), ingang in_a, ingang in_b, ingang in_c, uitgang uit; toe te wijzen uit = ({in_a, in_b, in_c} == 3'b111) 1: ({in_a, in_b,? in_c} == 3'b000) 0:? uit; endmodule dit is niet een geoptimaliseerde code. maar je kunt het proberen met een constructief ontwerp. boven op de link en probeer het in constructief ontwerpen .. wat ik heb geschreven is een gedragscode de beste

 

[architect]

het toewijzen verklaring geeft fout. Is er een manier om de fout te elimineren? er staat kunnen we niet de linkerkant gebruik zoals vermeld in de rechterkant van de verklaring.