Verilog-AMS in Cadence

[goldeboy]

Hallo,
Ik wil AMS test een model van een op amp in Cadence geschreven in Verilog-.Ik heb samengesteld verilog-ams-code succesvol.Ik heb ook het symbool gecreëerd.Maar ik heb gevonden probleem zijn wanneer ik heb geprobeerd om het symbool brengt het in een schematische venster en het simuleren van een testbank circuit.Ik denk dat er een configuratie: het creëren van een config bekijken, enz..
Alstublieft, ik heb je hulp nodig: Heb je een voorbeeld uit te leggen hoe het simuleren van een test-bank circuit in cadans met een verilog-ams-module?
Heel hartelijk bedankt.

 

[gunturikishore]

Open uw symbool en opslaan als Spectre te bekijken.Probeer het genereren van de netlist en pennen te zien dat het symbool is geïdentificeerd in de eerste netlist met inbegrip van de interface.

Waarschijnlijk moet je ook de CDF te wijzigen indien zij het werk dont daarna ook.Open CDF voor het symbool en omvatten de pin in de lijst "simulatie-informatie" van het symbool.Later moet u mogelijk circuits openen van een configuratie te bekijken om te vertellen dat je gaat gebruiken in plaats van een Verilog.Die je nodig hebt om in het configuratievenster.Voor die je nodig hebt voor de redactie gebruik maken van de hiërarchie die in de tools en maakt een cel bekijken met Hiërarchie uitgever met dezelfde naam van schematische waar je naartoe gaat om het symbool te gebruiken dat.Eigenlijk Hiërarchie editor genaamd Cofiguration geeft aan of je gaat of gebruik een schematische, netlist, Verilog, VHDL Verilog-A voor een symbool dat gebruikt wordt in het schema

Probeer te bestellen volgt u de stappen in die.Het is een beetje lastig en je moet volgen vele documenten Cadence waarschijnlijk in het proces.Maar de tool is het proberen waard voor de resultaten en het veelzijdig gebruik.Ik gebruikte het vroeger terug en ik weet niet zeker of de procedure dezelfde is in het geactualiseerde versies.