vergelijkingslocatie: voorversterker, beslissing, postamplification

[Steven De Bock]

Hallo, ik
heb al gevraagd in een ander onderwerp over een 3-fase vergelijkingslocatie die is beschreven in het boek "CMOS circuit design, layout en simulatie" door RJBaker.Maar ik dacht dat het zou veel interessanter om te beginnen met een nieuw onderwerp voor dit soort vergelijkingslocatie.

De vergelijkingslocatie beschreven, bestaat uit 3 fasen een voorversterker, een podium en een postamplification.Schema's voor deze fasen beneden.

Het grootste probleem dat ik heb met dit vergelijkingslocatie is hoe de transistors dimensie in het besluit circuit?Ik kies de afmetingen van de transistors in het besluit fase dezelfde want ik wil geen hysteresis, maar wat W / L moet ik kiezen om te optimaliseren propagatie snelheid?Zijn er nog andere Betreft in dit soort vergelijkingslocatie?

Tips, verwijzingen naar andere documenten zou zeer gewaardeerd aan!
Hartelijk dank!
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[pkalavakuru]

Hi U kunt de afmetingen gelijk zijn voor alle ttansistor in Besluit circuit maar om snelle voortplanting snelheid u hebben om de lengte meer .. 10 keer ur gate lengte (basedon ur Technology)

ciao

 

[Steven De Bock]

Ok, dank je!

Maar kunt u mij uitleggen waarom de verhoging van de lengte zou verbeteren propagatie snelheid?Veel voor zover ik weet toenemende lengte, maar verhoogt parasitaire capacitances.

Kunt u mij een idee waarom je dat zou ik koos voor mijn lengte, 10 keer de minimale lengte?

Dankzij I appreciate it!

 

[Vamsi Mocherla]

Geachte Steve,

Voor hoge snelheid ontwerpen, moeten we ervoor zorgen dat de eerste fase heeft minder winst (in feite deze winst wordt beperkt door de resolutie vereist en ook de inbreng bedoeld offset) om een lage impedantie knoop in het midden.

De vergrendeling transistors moet erop berekend zijn dat zij kleinere parasitics.T1 tot T4 zijn grootte voor snelheid waar de 1/gm van de transistoren van deze transitors bepaalt de vertraging / snelheid.Ook de gm van deze transistors wordt bepaald door de huidige.

U kunt werkelijk afzien van de derde fase, omdat deze fase op zich heeft systematisch gecompenseerd.Om dit te vermijden, kunt u deze fase verschil.De input transistoren van deze fase moet een kleinere VGST en dus ook van de dimensionering van deze transistors.De andere zou nog steeds de invoering van de polen in de verwachte frequentie respons op hun poort punten.

Ik heb geprobeerd om de synopsys van mijn ideeën.Gelieve excuus als het niet duidelijk zijn.

 

[rfic]

de laatste etappe zichzelf bevooroordeeld versterker;

Hoe vind je een referentie die beschrijft het zelf bevooroordeeld versterker?

 

[Steven De Bock]

Er is duidelijk sprake van enige interesse in dit soort versterker, daar kreeg ik de volgende zoekopdracht in mijn mailbox:

-----------------------------

Vraag: vergelijkingslocatie: voorversterker, beslissing, postamplification
Heb je de lay-out voor deze route.
Je zou helpen me veel.
Ook wat de afmetingen heeft u gebruikt voor elke transistor, om te voorkomen parasitaire
capaciteit.
ook voor meer winst en nog altijd het behoud van de belangrijkste eigenschap die
hoge snelheid.
Pls kan je e-mail me of is het geen moeite voor je.

Thanks a bunch.

----------------------------

I'll be posting mijn bevindingen op deze vergelijkingslocatie en bijwerking van de schema's als ik klaring.De schema's zijn klaar, maar ik
ben bang dat layout zal geen deel uitmaken van het ...

In de tussentijd opmerkingen of ervaringen van andere gebruikers EDAboard zijn welkom!

 

[yellff]

Vamsi Mocherla, dat klinkt goed.

 

[n1cm0c]

Hoi,

In uw eerste schematische de PBO's moeten worden aangesloten als de huidige spiegels op de output PBO's talencombinatie.

In de eerste fase wordt u ontwerpen voor grote GM (NMOs diff input GM) en een geringe compensatie.Gecompenseerd door te verwijzen naar de ingang ziet u dat u wilt dat de hoogste
GM van de input NMOs combinatie die je kunt krijgen voor uw huidige begroting.U
Vervolgens ontwerpen de NMOs invoerapparaten voor lage overdrive (dit helpt ook voor de
input gecompenseerd).

De PBO's spiegel belasting moet een gm ongeveer 3 maal de gm van de NMOs input
talencombinatie.U bent ontwerpen voor lage offset en u ook wilt maximaliseren van de
frequentie van de paal hier.Hoger gm door zich niet druk de stok frequentie
, want de gate capaciteit ook stijgt ...Gezien de huidige, door de
input paar bias wastafel, kunt u alleen spelen met W / L tot u de snelste
mogelijke tijd constante hier.Dan heb je om de L van de PBO's tot
uw inbreng bedoelde compensatie wordt in specs.Als u uw vertrouwen vormgieten model start
met alles wat er bij min L en verhogen het later als nodig is om de
gecompenseerd niveau je wilt.

Op dat moment weet je het beste gm en input gecompenseerd u kunnen bereiken op dat
huidige niveau in de technologie die u op.

Ik
zal commentaar geven op de andere stadia later, ik heb er nu gaan.