VCO Vertraging Cellen

M

mouzid

Guest
Hi all,
Wie kan me vertellen wat is de meest recente / snelle CMOS vertraging cel tegenwoordig?
Thanks in advance.

 
Hoi,
Ik denk dat degene die de minder transistor telling heeft is speeder.Corrigeer mij als ik verkeerd ben.
zie figuur blaten.
Sorry, maar je moet inloggen om deze gehechtheid

 
Beste leden,
Ik doneer 20 Punt voor een echte hulp.Hier zijn mijn vragen:
1 - Kunt u uitleggen hoe een vertraging cel werk.
2 - Kan iemand mij vertellen hoe de berekening van de vertraging van deze poort.En hoe vindt u dit resultaat door middel van simulatie?(Upload een shematic met behulp van een vertraging cel in om de vertraging die bij deze cel te bepalen)

Thanks in advance

 
hoe de vertraging cel werk

de vertraging cel is eenvoudig een huidige gecontroleerd omvormer, maar het veranderen overeenkomstig de huidige, zal u verandert de verspreiding vertraging van de inversting versterker,

dus door het veranderen van de controle spanning in de foto, zal u de huidige chnage volgende in de cel, en verander de vertraging

khouly

 
Chokran jazeelan Khouly,
Kunt u vertellen over hoe u deze poort gebruiken?
Ik vond het schema in internet en ik ben nog steeds af wat de Pins differents staat voor?

 
U moet deze poort tot en met 4 van hen, gebruiken om een differental huidige gecontroleerd ring oscillator constuct,

de input voor dit circuit is differentieel en de output is volledig differentiële ook

khouly

 
Bedankt,
En de Vc-ingang van de transistor M5?Wat is het nut?

 
khouly wrote:

U moet deze poort tot en met 4 van hen, gebruiken om een differental huidige gecontroleerd ring oscillator constuct,de input voor dit circuit is differentieel en de output is volledig differentiële ookkhouly
 
Voor de berekening van de vertraging, moet u wezen al het equivalent R en C te berekenen op de output node

 
Hallo vrienden,
Ik wil het ontwerpen van een VCO met behulp van de vertraging cel voorgesteld door master_picengineer.Is dit Interconnectie van de besproken Vertraging cel is juist?
Sorry, maar je moet inloggen om deze gehechtheid

 
Ik geconstrueerd bovenstaande circuit.Voor VC <0,6 V is er geen trilling.Voor Vc> 0.6 ik zag een zeer zwak driehoek oscillatie met een amplitude van 1 nano Volt.

Ik begrijp niet waarom het niet werkt.

Please Help!

 
mouzid wrote:

Ik geconstrueerd bovenstaande circuit.
Voor VC <0,6 V is er geen trilling.
Voor Vc> 0.6 ik zag een zeer zwak driehoek oscillatie met een amplitude van 1 nano Volt.Ik begrijp niet waarom het niet werkt.Please Help!
 
Hier is mijn simulatie met behulp van een 65 nm lib.

Ik moet de periode T verminderen en de opkomst onder de tijd van dit signaal.Ook ik een ampliture van ongeveer 1 V. hebben
Vertel me alsjeblieft hoe het verder moet?
Sorry, maar je moet inloggen om deze gehechtheid

 
mouzid wrote:

Hier is mijn simulatie met behulp van een 65 nm lib.Ik moet de periode T verminderen en de opkomst onder de tijd van dit signaal.
Ook ik een ampliture van ongeveer 1 V. hebben

Vertel me alsjeblieft hoe het verder moet?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top