van 130nm naar 65nm

J

jothi

Guest
Wat zijn de grootste uitdagingen van ontwerp PD perspectief wanneer we gaan 130 tot 90 en 65?

 
Hoi,

Interconnect Vertraging: Als je de technologie de draden verbinden krimpen vermindert niet omdat dat meer capacitances optreedt.Ook congestie kan worden hoog.

Daarnaast overspraak kan ook increse.

 
hoi,
signaal integriteit / power / design for yield / ontwerp voor de vervaardiging

 
Wat kon een RTL coder doen om de overgang soepeler te maken?

 
Procestechnologie: .18 UM -> ,13 UM -> 90nm -> 65nm

Uitdagingen linuxluo net zoals hierboven vermeld,
1) Lekkage macht,
2) SI (overspraak), en
3) Opbrengst
zijn fysieke / implementatie gerelateerd.

RTL codering heeft niet veel te doen met hen.
-------------------------------------------------- --------------------------------

Maar voor MSV (meerdere voedingsspanning) ontwerpt,
passende hiërarchie van Verilog modules kan nuttig zijn voor de uitvoering tools.
-------------------------------------------------- --------------------------------

 
hoi,

wanneer u een daling mos lengte toenemen u een lekkage.dus van 130nm naar 65 nm.sommige considreation moeten in rekening.

THX

 
jothi lezen cdnusers.org
artikel over 130-to-65nm migratie
en ook zeer goede discussie op.
zie ook CDN conferentie papier geladen op eda boeken upload / download?

 
Naar mijn mening is het SI is de nr. 1 van de uitdagingen.

in de volgende plaats, de drive, OPC, en de klok boom, multivalotage is de uitdaging ook.Code:

 
als we verhuizen naar submicro technologieën, ir. daling is de sleutel issye ... BCZ van de volgende redenen
1.ir drop Wet op de klok boom door jitter name als die van invloed snijden van input data
2.in DataPath de impact van timingfailures
3.and door electromigration zal het effect op het leven van een IC zelf.

 
Kan iedereen bieden Papier / document voor uitdagingen in 90 & 65nm?

Bedankt

 
ESD circuit misschien een belangrijk punt!
en de IR-dorp

 
Hallo Jitender,

Als u toegang tot gelieve Chech hen IEEE hebben, zal U krijgt veel docs ..Else proberen te zoeken, zoals LOW POWER Digital Design in google

WELCOME TO LOW POWER!

Suresh

 
mij dont zijn veel idee maar hopen dat dit pdf helpt u. ... http://www.edaboard.com/viewtopic.php?p=703114 # 703114

 
65 nm technologie alleen geschikt voor digitaal design,,, als je implementeren in analoog ontwerp u zal problemen hebben met de geluidsoverlast en de bandbreedte,

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top