Ultra Low Power ADC met Pretrigger

J

jenda

Guest
Hi all
Ik heb om een signaal dat gebeurt willekeurig.Het is belangrijk om de hele signaal en niet voor de eerste paar losse monsters (pretrigger).Normaliter gebeurt dit door de continue bemonstering en het schrijven van de gegevens aan een ring buffer.

De uitdaging is dat mijn circuit mag niet meer dan 0,5-1 MW, terwijl het wachten op een signaal, omdat het wordt gevoed door een kleine batterij.De bemonsteringsfrequentie moet 100ksps en de resolutie 12-14bit.Continue bemonstering en opslag van gegevens tot een buffer verbruikt teveel energie.

Ik dacht over het uitstellen van het ingangssignaal met behulp van een stelletje allpass-filters.Maar ik heb niet vinden veel over zeggen.Ik weet niet wil bouwen van de filters op een discrete manier ..

Sommige geïntegreerde analoge schakelingen vertragingslijn Ik vond zijn ED-512 en MN3004.Maar ik kon niet vinden het stroomverbruik en de MN3004 werkt alleen in de audio-band.

Een ander idee wat ik dacht is het gebruik van een CPU die wakker zeer snel (~ 5us).Een analoge trigger wordt wakker van de CPU.Als dit mogelijk is, maar ik zou de eerste steekproef van het signaal.

Ik heb ook nagedacht over een aantal slimme ADC met geïntegreerde data buffer.De circuits vond ik heten <sensor conditioners>, ADC met enkele CPU en EEPROM.Ze worden voornamelijk gebruikt voor het ijken van de sensor en ADC.Zij vrij aan mijn eisen verwachten stroomverbruik.

Thanx, j

 
Controleer of passieve vertraging lijn kan worden die geschikt zijn voor uw aanvraag

http://www.rhombus-ind.com/dl-prods.html

 
Ik heb deze apparaten, maar ik moet een langere vertraging in de range 5-20us.Het hangt ervan af hoe lang het duurt voor de CPU om wakker te worden en registreren van de gegevens.
Thanx anyway,
j

 

Welcome to EDABoard.com

Sponsor

Back
Top