L
leohart
Guest
Ik gebruik twin en CMOS-proces, maar alleen gebruikt nwell laag voor lay-out, de pwell laag wordt gegenereerd als "Niet nwell", wat betekent dat het deelgebied is pwell indien wordt niet gedefinieerd als nwell, kunnen we niet krijgen kale psub in de lay-out .
Ik vraag
me af is dit soort tweeling en verwerken van de main stream? Of is er ook onafhankelijke tekening laag voor pwell, dus kunnen we nwell, pwell en ook psub wanneer doen layout.
Ik vraag
me af is dit soort tweeling en verwerken van de main stream? Of is er ook onafhankelijke tekening laag voor pwell, dus kunnen we nwell, pwell en ook psub wanneer doen layout.