twee klok, hoe om uit te vinden welke frequentie is hoger?

L

littlefield

Guest
twee klok, een is clocka, de andere clockb is dat ik niet de frequentie van hen weten of de frequentie van clocka is hoger dan die van clockb, uitgang is '1 'hoe te implementeren in verilog?
 
tellen de stijgende randen van elke klok. Eerst naar een vooraf ingesteld aantal te bereiken is de hoogste frequentie. Er kunnen andere manieren, maar dat zou moeten werken, en als je weet dat de basis van verilog het moet gemakkelijk te coderen.
 
is registreren uitgang of een combinatie output? indien registreren output, welke klok moet ik kiezen? als combinatie-uitgang, dan hebben glitch
 
Hi ... denk dat mijn oplossing kan eenvoudig worden ... hebben een n-bit teller voor zowel de klokken ... start van de zowel de loketten op hetzelfde moment ... wanneer overflow optreedt in een van de teller zowel de tellers ... de colck die leidt tot overloop is de snelste ... dit overflow kon worden gebruikt om een flip-flop zo ingesteld dat de klok sneller bekend zal worden tot er een andere overflow optreedt ...
 
Leuk idee lordsathish, Maar dont je denkt dat ths oplossing is er veel ruimte consumeren oplossing?
 
[Quote = master_picengineer] Leuk idee lordsathish, Maar dont je denkt dat ths oplossing is er veel ruimte consumeren oplossing? [/Quote] is er een betere manier, die minder ruimte verbruikt ...?
 
de eenvoudigste methode is het gebruik van de fase detector
 
creëren teller 2, laat de teller telt tot 10 (of een aantal, maar moet groter zijn dan 2, omdat twee klok kan niet triger op hetzelfde tijdstip), en vergelijk de twee tellers output waarde om te bepalen welke een groter is. if (clka'event en clka = 1) dan cntra
 

Welcome to EDABoard.com

Sponsor

Back
Top