Transistor Capacitor

[Willt]

Hallo vrienden,

Ik ben nu studeren transistor condensator.Het lijkt mij dat de transistor condensator heeft polariteit.

Voor PMOS condensator, de poort is de negatieve pool en de afvoer en de bron zijn de positieve terminals op voorwaarde dat de bulk is aangesloten Vdd.Voor NMOS condensator, de poort is de positieve terminal en de afvoer en de bron zijn de negatieve voorwaarde dat de bulk terminals is verbonden met Gnd.Ik weet niet zeker of het bovenstaande juist is.Als er een foutje, gelieve commentaar.

Wat ik het meest geïnteresseerd is hoe de polariteit van transistor condensator te bepalen.Bovendien, afgezien van de transistor grootte, welke factor van invloed op de capaciteit van de transistor condensator?Elke begeleiding zou zeer op prijs gesteld.

Zal

 

[road_0506]

De polariteit van transistor condensator is niet afhankelijk van welk type de transistor is.
Wat mijn kennis is zorg, de bulk is niet (altijd) aangesloten op de macht / grond.De aansluiting van de drain / source lood en lood poort hangt af van de toepassing of ckt (besloten door ckt ontwerper op basis van simulatie).

 

[gharuda]

Hi willttranistor op te treden als condensator, de afvoer en de bron terminal heeft om samen te worden aangesloten op een terminal en de poort vormen naar andere terminal te vormen.nu net zo voor als het grootste deel sluit deze aan op (ntype) grond.

U kan berekenen van de waarde van capacitence door rekening te houden met breedte, lengte en cox

C = Cox * W * l.

Cox = EOX / Tox

 

[jcpu]

Hello:

Willt is in principe juist.
Wat gebeurt er eigenlijk niet "polariteit":

Wanneer we PMOS bulk binden aan VDD (zeg 3V), er is een lage capaciteit regio
voor gate spanning ongeveer hieronder VTHP (zeg 0V ~ 0.8V).
En voor NMOS met bulk gekoppeld aan VSS, die regio gebeurt voor de gate spanning
boven VDD-VTHN (~ 2.3V tot 3V).
Theorie achter kan gevonden worden in halfgeleider fysica (zeg SZE)
met bulk bias een beetje meer raadselachtige in circuits.

Succes!

 

[road_0506]

Het is niet echt nodig dat de bulks worden vastgebonden op een van beide of VDD VSS.
Het grootste deel wordt gebruikt voor isolatie doel.Bijvoorbeeld, de Nwell van PMOS is niet nodig om te worden vastgebonden VDD zolang de vertekening meer positief is dan de Pwell.Bijgevolg is de PWell van NMOS is niet per se gebonden aan VSS zolang het een vertekening minder dan het vooroordeel van Pwell.Op deze manier worden WELLS geïsoleerd omdat ze-bias; NWell omgekeerd met meer positieve en PWell met meer negatief.Dit is vergelijkbaar met reverse-vertekenende diodes.Opmerking: Dit idee is van mening dat zowel de bron van PMOS en NMOS niet gebonden zijn aan hun bulk.