Timing Sluiting

[quake]

Hoi.Wanneer praten over de timing sluiting in front-end design, meestal wat voor soort technieken niet gebruiken om iemand pad vertraging te verminderen? Van architectuur tot gate niveau.
voor bv, toen ik hoop dat mijn systeem draaien op 500M, maar na synthese is het gewoon 200M,
wat doe je over het sinds de snelheid is van cruciaal belang, hoe over de stappen van de verwezenlijking van het?

 

[cedance]

quake wrote:

Hoi.
Wanneer praten over de timing sluiting in front-end design, meestal wat voor soort technieken niet gebruiken om iemand pad vertraging te verminderen? Van architectuur tot gate niveau.

voor bv, toen ik hoop dat mijn systeem draaien op 500M, maar na synthese is het gewoon 200M,

wat doe je over het sinds de snelheid is van cruciaal belang, hoe over de stappen van de verwezenlijking van het?

 

[quake]

He, wat ik bedoel is het optimaliseren van het ontwerp op RTL-niveau of obove of onder (poorten), Donn't zorg over fysieke ontwerp.en ook met inbegrip van codering voor optimalisatie

 

[eexuke]

Je probleem is te generiek.Er zijn zo veel technieken om de cirtical pad te verminderen, zoals het toevoegen van meer parallel functie-eenheden, het toevoegen van meer pijpleiding fasen ... etc

 

[mark_yeh]

u gebruikt de verkeerde titel "timing Clusure".het gaat niet over de timing afsluiting, het gaat over timing prestaties.

 

[quake]

eexuke wrote:

Je probleem is te generiek.
Er zijn zo veel technieken om de cirtical pad te verminderen, zoals het toevoegen van meer parallel functie-eenheden, het toevoegen van meer pijpleiding fasen ... etc

 

[funzero]

uw front-end betekent na synthese, kunt u uw code inspecteren om te zien of DataPath kan worden pipelining, of uw ontwerp kan alleen worden uitgevoerd op 200m.

 

[mst]

Enorm verschil in de huidige frequentie na de synthese en de gewenste frequentie ....... lijkt je nodig hebt om uw code opnieuw te wijzigen.