tijdschaal selectie in verilog

[rama_bing]

Hoe selecteer tijdschaal (tijdseenheid / tijd precisie) voor een bepaald ontwerp?
Bedankt.

 

[ljxpjpjljx]

het releated aan uw simulatie precisie!

 

[rama_bing]

Dank u voor uw antwoord.
Ik denk dat we moeten precisie alleen voor de simulaties na layout met SDF annotatie (Corrigeer mij als ik het mis heb).
Zijn er nog andere situaties waarin precisie belangrijk is?
Welke factoren moeten we overwegen tijdens het selecteren van de termijn voor simulatie?
Bedankt ..

 

[CNZ]

Just FYI

voor RTL, 1ns/10ps
voor glv, 1ns/1ps

 

[Syswip]

Quote:Zijn er nog andere situaties waarin precisie belangrijk is?

 

[skyfaye]

Het kiezen van de juiste tijd schaal is zeer belangrijk.Het zal niet alleen gevolgen voor de juistheid van uw simulatie, maar ook de tijd die het duurt voor uw simulatie.Laten we een voorbeeld nemen.Als je hele ontwerp bestaat uit een enkel bestand en het alleen hebben de volgende logica:

altijd @ (posedge clk) beginnen
if (! rst_l)
cpu_interrupt <= # 1 1'b0;
anders
cpu_interrupt <= # 1 s2m_interrupt;
eindigen

Dan is uw tijdsbestek kan 1ns/1ns worden.

Maar als de code is als volgt:

altijd @ (posedge clk) beginnen
if (! rst_l)
cpu_interrupt <= # 1.5 1'b0;
anders
cpu_interrupt <= # 1.5 s2m_interrupt;

Dan uw tijdschaal moeten 1ns/100ps worden.

Voor beide voorbeelden kunt u zelfs fijner tijdsbestek (bijv. 1ns/1ps) en uw simulatie zal nog steeds werken, maar het zal onnodig vertragen uw simulatie.

- Hung