Threshold voltage van de transistor.

[wccheng]

Dear all,

Ik heb enkele quesitons over de drempel spanning van de CMOS.Ik hoop dat iedereen kon beantwoorden.Bedankt eerste.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />Voor hetzelfde circuit configuratie (gemeenschappelijke bron) en onder dezelfde bias spanning en dezelfde beeldverhouding van de twee NMOS (een is 10 / 1 en de tweede is 100/10), waarom de drempel spanning van de 100/10 hoger is dan 10 / 1?Eigenlijk is er Vsb = 0 in twee geval.

Bedankt

wccheng

 

[BigBoss]

Reden van Kanaal-Body spanningen zijn anders zo Vt zijn verschillend van twee transistor.For meer informatie kijk op pagina 106-111 in het boek van Yannis Tsividis, Exploitatie en modellering van MOS Transistor, 2nd Edition.