Testen van LNA.

[cmosbjt]

Enkele jaren geleden ontwierp ik een LNA in 0.18um CMOS.Aangezien ik deed op wafer-meting, ontwierp ik de output matching netwerk op de chip met behulp van MIM pet en spiraal ind.De plot van de K-factor vs freq bleek dat k is dan 1, in het gehele frequentiegebied, maar het heeft de laagste waarde van 8 rond 3GHz.Ik dacht het moet veilig zijn, maar het was echter niet: het oscilleert op 2.9GHz.Iemand vertelde me in dit forum dat de output-poort van een LNA is een hoge Q-knoop (voornamelijk inductief of capacitief), is het niet gemakkelijk is, aan te passen met behulp van on-chip component.Mijn vraag is:1.
Wat moet ik doen als ik nodig om mijn LNA testen op-wafer?2.
Hoe oscillatie te voorkomen in het geval zelfs simulatie toont het resultaat stabiel is?3.
Als ik de LNA kan meten zowel on-wafer of op PCB's, wat is de beste manier om het ontwerp te testen?Bedankt

 

[cmosbjt]

Iedereen weet dat?

 

[dsjomo]

je zei k> 1 op 2.9GHz, maar zijn S11 en S11 lager zijn dan 0dB?Heb je de B1 factor?

 

[cmosbjt]

dsjomo wrote:

je zei k> 1 op 2.9GHz, maar zijn S11 en S11 lager zijn dan 0dB?
Heb je de B1 factor?

 

[dsjomo]

cmosbjt, plz verwijzen naar het boek Gonzalez, chap.3.6 "simutaneous conjugaat match: bilinear zaak", en bijlage C.

Onder bilinear geval kunnen we afleiden de simutaneously gematched gammain en gammaout, en B1 vormen voor reële deel van de oplossing van de teller.Het moet positief reëel getal, en K> 1 is slechts een NESSASARY eis.(K> 1 B> 0) of (K> 1 | delta | <1) is NESSASARY en voldoende stabiel voor onvoorwaardelijke eis.
Voor een K <1 2-poorts netwerk, is het onmogelijk om een simutaneously conjugaat gematched oplossing te vinden.Namelijk, is het onmogelijk om beide havens wedstrijd.