Structured ASIC

[Viswa]

wat is maent van gestructureerde ASIC en masker programmeerbare cellen in gestructureerde ASIC? Als het staat tussen de FPGA en ASIC wat is de gelijkenis met FPGA en ASIC?

 

[arunragavan]

Structured ASIC's zijn die die vergelijkbaar zijn met Cell gebaseerd ASIC ..neem een kijkje op deze

h ** p: / / www.synplicity.com/products/structuredasic/

gelijkenis cud worden rangschikking van de cellen ..maar serieus ASIC's en FPGA's zijn geheel anders.

met groet,

 

[dddain_bramage]

> Wat is maent van gestructureerde ASIC en masker programmeerbare cellen in gestructureerde ASIC?

Structured ASIC's worden vaak vergeleken met "standaard-cel" ASIC's.In standaard-cel ASIC's, heeft de klant volledige vrijheid om alle "lagen" van de wafer te voeren (logica, koppelings-, via, enz.) in een gestructureerde ASIC, de fabrikant verkoopt een "gestandaardiseerde frame" met circuits al afgedrukt op de base - laag.Het is een soort als een FPGA, waar de die-gebied is bevolkt met een hoge mengsel van logische poorten (AND, OR, NOT, adders, enz.), en sommige bedrag van meer geavanceerde middelen (RAM, register bestanden, PLL's, ik / O-blokken.)

Vergelijking met standaard-cel ASIC's, gestructureerde-ASIC's (van dezelfde die-gebied) hebben een lagere bezettingsgraad (dwz lagere logica capaciteit), maar snellere doorlooptijd (van tapeout de eerste silicium) NRE en lagere kosten.De snellere doorlooptijd is niet omdat gestructureerde-ASIC's zijn sneller gefabriceerd - het is omdat de structuur-ASIC product van een 'gestandaardiseerd' base-laag heeft.Voor product van de fabrikant-lijn, alle chips van de productlijn identiek zijn, zodat de mfg kan ze fabriceren voor een klant doet een bestelling.Dit maakt een snellere levering van de eerste silicium, omdat ommekeer van de klant tijd is slechts de metaal-laag finaliseren (bovenste lagen interconnectie) van de ASIC.Ook elke klant ASIC-order vereist slechts een deelverzameling van maskers (de bovenste lagen), het verminderen van de NRE-kosten voor een tapeout.

Standard-cel ASIC's hebben over het algemeen een lagere "per eenheid" kosten.En natuurlijk, omdat stan-cel ASIC's beginnen met een 'blanco plattegrond' heeft de klant volledige vrijheid om de sterven aanpassen voor zijn aanvraag.(Alleen beperkt door talent en procesontwerp regels.) Maar als gieterij processen blijven krimpen, standaard-cel tapeouts blijven omhoogschieten.De break-even punt voor een rendabele standaard-cel ASIC product nog steeds te verplaatsen hoger en hoger (in termen van volume.) Dus gestructureerde ASIC's en FPGA's zal waarschijnlijk vullen midden-volume-toepassingen.

Als standaard-cel ASIC's, ASIC's zijn gestructureerd aangeboden in verschillende productlijnen.Er zijn producten met slechts 1 klant interconnectie laag (slechts 1 ordenbaar masker-laag), en er zijn producten met 4-5 interconnectie lagen (4-5 ordenbaar masker-lagen.) En natuurlijk, ze productdifferentiatie omvat "pre-embedded IP "(geheugen controller, microcontroller, high-speed I / O, embedded RAM / ROM, enz.)