Stabiele bronaanpassing Circuit met Enable / Disable Functie in CMOS

[wylee]

Is er iemand die weet hoe een vertekenende spanning referentie circuit met enable / disable functie in CMOS design?

Normaal stabiel vertekenende referentiepunt worden gegenereerd uit een keten van gelijke grootte PMOS belastingen.Hoe kunnen we beter dit met een enable / disable circuitary dat stabiel is in uitvoering en temperatuurwisselingen?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Vraag" border="0" />

 

[rambus_ddr]

alle PBO huidige bron serie met een schakelaar PBO's, dan kunt u de schakelaar om de huidige winst

 

[electronrancher]

dat is niet hoe het heeft gedaan, maar kan soms worden gebruikt.

echte bias netwerken in IC's dood de gate spanning af te sluiten de vertekening netwerk.

voor een set van PBO spiegels, zou u een PBO tussen VDD en de poort aansluitingen.Nu wanneer je dit PBO op zijn beurt, trekt zij de poorten van al je spiegels op VDD en schakelt uw vooringenomenheid stromingen.

een soortgelijke truc voor NMOS spiegels, behalve nu het afsluiten transistor is NMOS, en trekt de poorten van uw NMOS spiegels op de grond, het stoppen van de NMOS stromingen.

hoop dat dit helpt!

 

[Edward_2288]

goed, wat is het verschil tussen de twee technieken?lijkt hetzelfde.

 

[electronrancher]

nope, niet hetzelfde - je krijgt glitches als u een PBO gebruik pass apparaat.

 

[Edward_2288]

ja, in de praktijk is de tweede methode gebruikt.goed, bedankt voor het delen van kennis.

 

[eekenneth]

Waarom krijg ik glitches als het gebruik PBO?
Hoewel ik praktisch gebruik NMOS als de poort-off benadering in mijn ontwerp ook