SOS!

[dopradar]

Hi all.

Onlangs ben ik het ontwerpen van een 2,5-GHz PLL.and met enkele problemen.

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />1.Het selecteren referentie kristal.Welke moet worden geselecteerd, sinus of blokgolf?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Vraag" border="0" />2.Voor de PD lading pomp uitgang, moet pulsen worden.Maar of het juist is dat de pulsen na het passeren van loop-filter nog pulsen zijn?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Vraag" border="0" />
Dank u voor uw hulp!

 

[radiohead]

1.Je hoeft de zorg niet over de golfvorm van de referentie klok.Alleen de fase ruis telt.
2.De lus filter filtert de spikes en bij de ingang van de VCO het enige dat overblijft is een DC-spanning en wat lawaai.De zeer kleine unsupressed spike rememnants veroorzaken sporen.

 

[dopradar]

Dank u, Radiohead!

Ik heb nog een preblem:
Ik gebruik de AnalogDevices ADF4113 als PD.
Ik test de N Divider Output is pulsen, de R-Divider Output is ook pulsen, maar de CP Ouput (ChargePumpOutput) is niet pulsen.
Ik ben puzzel!

 

[toonafishy]

Als de synthesizer is van de sluis, dan is de PD zal maken slechts 0 volt of VCC volt.Wanneer de fase van de RF-en de referentie worden binnen 2 pi radialen, zal de spanning vervolgens om te zetten in pulsen.Wanneer de PLL is vergrendeld, zal de pulsen erg smal en kan moeilijk te zien.Maar op dit punt zijn de smalle pulsen geïntegreerd door de lus filter en de productie van de VCO Contol spanning nodig om de VCO, Deze laatste voltge moet ergens tussen de 0 en VCC volt slot.

 

[radiohead]

Controleer uw PLL registers: zijn de scheidingswand ok?U kunt controleren dat door het gebruik van de muxout pin als uitgang.

Het volgende dat is: is uw PD polariteit oke?Als dit niet het geval is uw systeem kan onmogelijk slot.

Tot slot, controleer dan of u instabiliteit van uw lus opamp hebben.Zij leiden tot rare dingen.

 

[Japp]

Dus is de output niet gepulst, maar de PLL in lock? (En de tuning spanning tussen GND en VCC) zo ja ik denk dat je hoeft geen probleem, maar als het is nog steeds niet in een gesloten toestand proberen een aantal van de volgende;
Controleer de frequentie van de Reference divider en de Prescaler (zoals hierboven vermeld ..) zijn ze vergelijkbaar zijn (en is het de verwachte VCO freq gedeeld door N)?
Als de Prescaler frequentie lager is dan de referentie-frequentie van de VCO frequentie is laag en de lus moet verhoging van de VCO frequentie (dus de tune-spanning moet hoog zijn, of viceverse Prescaler als de frequentie hoger is dan de ref.freq.).Als de melodie spanning 0 volt de PD polariteit moet worden verkeerd.Als de melodie spanning is op maximaal (VCC?) En de frequentie is nog steeds te laag van de VCO heeft geen betrekking op de verwachte bereik!.Dit kan bijvoorbeeld gebeuren met een band-switched VCO waar de band-setting is verkeerd.