simuleren VHDL AMS

[chviswanadh]

Hallo iedereen,

Is er iemand weet hoe te simuleren VHDL AMS modellen met behulp van cadans schrikbeeld of AMS.

Ik weet dat we kunnen simuleren verilog A en verilog AMS modellen maar niet zeker of we kunnen simuleren VHDL AMS

Geef enkele ingangen van deze

Groeten
Chviswanadh

 

[shaikhsarfraz]

Ja dat kan simuleren VHDL AMS in Cadence milieu.

Je moet een symbool oog voor de VHDL AMS code ... en bingo kunt u het simuleren.

Groeten
Sarfraz

 

[wjlzhx]

u eerst een sumbol, en schrijf ams VHDL-code voor het

dan kun je gebruik schrikbeeld voor de simulatie van het

 

[DenisMark]

Verwijzen naar Cadence AMS ontwerper.Alleen met deze Cadence hulpmiddel u kan simuleren VHDL-AMS en Verilog-AMS blokken.Het
is beter om te studeren Verilog-AMS, omdat deze een verbinding modules (alias interface-elementen, IE) in de natuur.IE kan automatisch ingevoegd tussen analoge en digitale domeinen.VHDL-AMS niet ondersteunen regels voor IE.

 

[mtech84]

Hallo,

Ik probeer om een VHDL-code in het AMS-systeem visie instrument mentor graphics, maar ik ben niet in staat om de golfvormen in golfvorm viewer.
De code simuleert, maar ik niet te zien krijgen van de resultaten in de vorm van een golfvorm.

Kan iemand aub me helpen met het probleem.

Thanks in advance