T
taoshen
Guest
wat diffenerce er tussen simulatie en synthese?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
C
craftfox
Guest
Ze hebben verschillende objecten.De simulatie kan controleren of de timing van het circuit.De synthese kan de output van de netlist.
K
kilone
Guest
Uit het oog SW ontwerpers, Simulatie proces is sth als de debugging proces, terwijl de synthese proces sth is als de compile-link-make proces.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
wat meer is, de synthese proces is het belangrijkste punt van EDA-technologie, waardoor het automatische proces mogelijk, en ook interessant ...
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
wat meer is, de synthese proces is het belangrijkste punt van EDA-technologie, waardoor het automatische proces mogelijk, en ook interessant ...
M
masai_mara
Guest
Simulatie is het verifiëren van de functionaliteit van het ontwerp en de synthese is de uitvoering van het ontwerp in de werkelijke hardware.
V
vertraging
Guest
Simulatie komt na synthese.Design moet eerst synthetiseren voorafgaand aan de simulatie.
D
dinnu
Guest
Hallo
Het verschil tussen simulatie en synthese is eenvoudig
Simulatie is niets anders dan wat ooit verwacht logische functionaliteit controle in Hardware wereld,
met die gelet op de concrete timing kwesties dwz zonder vertragingen en vertragingen ckt
waar, zoals synthese eigenlijk is het richten van uw functioneel nogal logisch geverifieerd ontwerp aan de proplerly gerichte technologie zoals 90nm technologie enz.
Na de synthese u kunt controleren dat wat funtionaliteit u verwacht wordt bereikt met contanten verschaft tot alle realiteit deviced plaats
behoefte aan meer duidelijkheid kunt u contact met mij
Het verschil tussen simulatie en synthese is eenvoudig
Simulatie is niets anders dan wat ooit verwacht logische functionaliteit controle in Hardware wereld,
met die gelet op de concrete timing kwesties dwz zonder vertragingen en vertragingen ckt
waar, zoals synthese eigenlijk is het richten van uw functioneel nogal logisch geverifieerd ontwerp aan de proplerly gerichte technologie zoals 90nm technologie enz.
Na de synthese u kunt controleren dat wat funtionaliteit u verwacht wordt bereikt met contanten verschaft tot alle realiteit deviced plaats
behoefte aan meer duidelijkheid kunt u contact met mij
U
Usman Hai
Guest
SYNTHESE is gerelateerd aan ur Target devive architectuur.
Simulatie is gewoon verificatie van ur logisch ontwerp
Bedankt
USMAN HAI
Simulatie is gewoon verificatie van ur logisch ontwerp
Bedankt
USMAN HAI
T
tochaHCM
Guest
vertraging wrote:
Simulatie komt na synthese.
Design moet eerst synthetiseren voorafgaand aan de simulatie.
Simulatie komt na synthese.
Design moet eerst synthetiseren voorafgaand aan de simulatie.
T
tochaHCM
Guest
In een paar woorden:
Simulatie is te controleren of dat het ontwerp zou werken zoals wij bedoeld
synthese is om het ontwerp te vertalen naar een hoger niveau van abstractie.
voor examle van RTL niveau naar gate niveau
Simulatie is te controleren of dat het ontwerp zou werken zoals wij bedoeld
synthese is om het ontwerp te vertalen naar een hoger niveau van abstractie.
voor examle van RTL niveau naar gate niveau
J
Jitendra
Guest
Simulatie is te controleren of uw ontwerp.Zo is het eerste stap na uw ontwerp en codering wordt gedaan.Het is volkomen software activiteit waar u controleren of uw ontwerp met behulp van simulatoren als ModelSim.Deze stap is ook wel als functionele simulatie.
Zodra u uw ontwerp geverifieerd, moet u uw ontwerp richten op hardware.Dus je moet je zetten in RTL poort level design.Synthese is verdeeld in drie stappen: Vertaling, Optimalisatie en Technologie Mapping.
Vertaling: RTL naar gate-niveau netlists.
Optimalisatie: technologie-onafhankelijk logisch niveau optimalisatie te verminderen hardware vereist voor functionaliteit.
Technologie Mapping: technologie-onafhankelijk netlists worden omgezet in technologie-afhankelijke Ones.
Synthese tools doen al deze stappen.Ontwerper moet aangeven de optimalisatie beperkingen, die de synthese tool probeert te voldoen.
Na de synthese is er nog een simulatie genaamd Timing simulatie.
Het lijkt moeilijk voor de eerste keer maar je zal het begrijpen als je er meer over te bestuderen.Je mag niet vertrouwd zijn met enkele van de termen, voel je vrij om elke twijfel vragen.
Groeten,
Jitendra.
Zodra u uw ontwerp geverifieerd, moet u uw ontwerp richten op hardware.Dus je moet je zetten in RTL poort level design.Synthese is verdeeld in drie stappen: Vertaling, Optimalisatie en Technologie Mapping.
Vertaling: RTL naar gate-niveau netlists.
Optimalisatie: technologie-onafhankelijk logisch niveau optimalisatie te verminderen hardware vereist voor functionaliteit.
Technologie Mapping: technologie-onafhankelijk netlists worden omgezet in technologie-afhankelijke Ones.
Synthese tools doen al deze stappen.Ontwerper moet aangeven de optimalisatie beperkingen, die de synthese tool probeert te voldoen.
Na de synthese is er nog een simulatie genaamd Timing simulatie.
Het lijkt moeilijk voor de eerste keer maar je zal het begrijpen als je er meer over te bestuderen.Je mag niet vertrouwd zijn met enkele van de termen, voel je vrij om elke twijfel vragen.
Groeten,
Jitendra.
G
gaonkc
Guest
synthese is de RTL-code naar gate niveau.
simulatie is te controleren of de RTL of poort niveau functie.
simulatie is te controleren of de RTL of poort niveau functie.
A
ashishjindal76
Guest
hi folks
het verschil tussen simulationa en Synthesys is dat in de simulatie we r in staat om de verwachte output op een gegeven moment waarvoor we schrijven een RTL-code, terwijl Synthesys de realisatie van de RTL-code in het fysieke circuit gemaakt van de standaard bibliotheken availble middelen te controleren.
Ashish
het verschil tussen simulationa en Synthesys is dat in de simulatie we r in staat om de verwachte output op een gegeven moment waarvoor we schrijven een RTL-code, terwijl Synthesys de realisatie van de RTL-code in het fysieke circuit gemaakt van de standaard bibliotheken availble middelen te controleren.
Ashish
S
Sphinx
Guest
Salam ALLvertraging schreefQuote:Simulatie komt na synthese.
Design moet eerst synthetiseren voorafgaand aan de simulatie.
Design moet eerst synthetiseren voorafgaand aan de simulatie.
V
vertraging
Guest
Ik wilde niet zeggen om hier te misleiden.
Veel van de literatuur wordt verwezen naar functionele simulatie zonder synthese van de code.Dit kan echter een goede manier zijn voor een ontwerper die ervaring heeft gesimuleerd soortgelijke modules in eerdere ontwerpen.Het kan niet worden necessarliy verstandig om tijd te besteden aan functionele simulatie voor synthese, want na al als de eerste gesynthetiseerd circuit slecht is op gebied of snelheid, dan een aantal gedeelten van de code zal herschreven worden, zelfs al is het ontwerp functioneel correct is.Daarom is vroege post-synthese is het raadzaam om te zien wat zijn de verwachte resultaten.
Veel van de literatuur wordt verwezen naar functionele simulatie zonder synthese van de code.Dit kan echter een goede manier zijn voor een ontwerper die ervaring heeft gesimuleerd soortgelijke modules in eerdere ontwerpen.Het kan niet worden necessarliy verstandig om tijd te besteden aan functionele simulatie voor synthese, want na al als de eerste gesynthetiseerd circuit slecht is op gebied of snelheid, dan een aantal gedeelten van de code zal herschreven worden, zelfs al is het ontwerp functioneel correct is.Daarom is vroege post-synthese is het raadzaam om te zien wat zijn de verwachte resultaten.