setup overtredingen (reg in het geheugen pad)

[subhash_chevella]

[SIZE = 4] [FONT = Tahoma] Hallo vrienden, Stel, geheugen blok is ook aanwezig in mijn ontwerp. Er is dus een kans op een timing pad "van reg naar het geheugen ingang" en "memory uitgang naar reg". Als ik krijg setup overtredingen in deze specifieke timing pad. Wat moet de eerste benadering die ik moet volgen om dit soort van overtredingen vast zijn? Hoe lossen we dit soort overtredingen? groet, Subhash [/FONT] [/SIZE]

 

[rca]

Ten eerste, als het gaat om een ​​synchrone het geheugen, is uw timing considere als reg te reg, net als flop-to-flop, zouden we kunnen zeggen, het geheugen element in het geheugen element. je nodig hebt om te begrijpen waarom je pad te lang is, heb je het geheugen op tegenoverliggende rand, dat te verminderen door twee van de beschikbare tijd? Controleer de setup beperkingen van deze bijzondere herinnering-pin, sommige hebben enorme setup beperking.

 

[subhash_chevella]

Hallo rca, bedankt voor het snelle antwoord. Ya, het is een synchrone geheugen.

Ik kreeg niet de exacte betekenis van de bovengenoemde sentense? Ik verifieerde de setup tijd voor dit geheugen-pin. Het hebben van grote setup-tijd van alomost 2ns. Wat kan ik doen om dit op te lossen? groet, Subhash

 

[oratie]

Hoe op te lossen? U kunt spelen met de klok skew (tussen flipflops en mem). Bijvoorbeeld: Als u een positieve speling op het pad van reg-> mem, kunt u klok boom lengte terug te brengen tot deze mem, dus je krijgt meer tijd voor leden-> reg pad. Een andere manier: wat geheugen compilers laten het geheugen delen, met verschillende aandrijfvorm sterkte samen te stellen, misschien is er een enorm vermogen belasting van mem uitgangen, door het verhogen van de kracht van de aandrijving mem-uitgang overgang zal worden korter, en de speling wordt minder.

 

[subhash_chevella]

hi Oratie, krijg ik de overtreding in de reg-mem pad. Ik verifieerde de speling voor de leden-reg pad. Het is met zeer lage positieve slap. Op deze situatie kan ik niet spelen met de klok skew, toch ..?

<span style="color: grey;"><span style="font-size: 10px">---------- Bericht toegevoegd om 17:33 ----- ----- Vorige post was op 16:58 ----------</span></span>
Hallo, Ik heb ook een pad reg-mem, die is asynchroon en de bijbehorende mem-reg pad dat is synchroon. het krijgen van schendingen in reg-mem pad. Ik heb geprobeerd te spelen met een klok, maar ik kan niet in staat, want, wat overeenkomt mem-reg pad is met zeer minder positief slap. Wat kan men doen voor dit soort situaties? Kan ik niet oplossen? Het zal zeer nuttig zijn voor uw suggesties. groet, Subhash

 

[oratie]

Nou, je hebt een zeer kleine positieve speling in mem_reg pad. Ik neem aan, het is net na synthese. Nog steeds proberen om de klok lengte aan te passen aan het geheugen, en zien, als synthese nog steeds in staat zijn om een ​​positieve speling te houden in mem_reg pad. (Het kan gebeurt, omdat, synthese hulpmiddel zodra het te krijgen positief speling niet proberen om deze positieve speling te verhogen is het voldoende om niet-negatief speling hebben:.)). Een andere manier: je hebt probleem in reg_mem pad. Kijk eens naar het pad voor deze reg (ik bedoel reg-> reg-> mem). Misschien kun je pas de klok niet aan de mem, maar aan de reg. Wat anders: als je deze timing overtreding na het plaatsen - kan je een kortere draad lengte in de reg_mem pad? (Door het plaatsen van deze reg en mem dichter)

 

[rca]

Tegenoverliggende rand, I betekent fret op de stijgende flank en geheugen op dalende flank van th klok

<span style="color: grey;"><span style="font-size: 10px">---------- Bericht Geplaatst op 18:24 ----- ----- Vorige post was om 18:23 ----------</span></span>
Flop op de stijgende flank en mem op de dalende flank

 

[dll_fpga]

mensen in dit forum hebben een goede visie

[SIZE = 4] [FONT = Tahoma] Hallo vrienden, Stel, geheugen blok is ook aanwezig in mijn ontwerp. Er is dus een kans op een timing pad "van reg naar het geheugen ingang" en "memory uitgang naar reg". Als ik krijg setup overtredingen in deze specifieke timing pad. Wat moet de eerste benadering die ik moet volgen om dit soort van overtredingen vast zijn? Hoe lossen we dit soort overtredingen? groet, Subhash [/FONT] [/SIZE]

 

[sharif.shiek]

Hallo, Subhash, ik denk dat het verhogen van de grootte van de reg in reg-mem pad zal leiden om de setup schendingen, en nog een oplossing is te gebruiken LVT cellen om de schakelsnelheid die zal leiden tot afname van de vertraging te verbeteren daling ... ik hoop dat het nuttig ..