Seriële en parallelle Interconnects

[master_picengineer]

Hallo allemaal, Ik heb slecht uw antwoorden! Parallel interconnect heeft een hoge bandbreedte en neemt een smal gebied op silicium maar het lijdt effictiveness met krimpende functie maten als gevolg van interferentie en crostalk fenomeen. Daarnaast is er een extra bedrag van het opgenomen vermogen als gevolg van capaciteit koppeling. Daarom High speed serial interconnect tegenwoordig de voorkeur. Echter, deze oplossing is moeilijk in de uitvoering ervan en verbruikt een groot gebied op silicium sinds serialiser, deserializer, PLL, klok herstel en encoder / decoder nodig zijn. Hoe maak je een volledige Vergelijking (om aan te geven wanneer is het het beste) tussen seriële en parallelle verbindingen, rekening houdend met alle beperkingen macht, ruimte, bandbreedte en het aantal parallelle verbindingen te doen? Gelieve uw uitgebreide antwoorden. Bedankt voor je moeite. Groeten.

 

[phutanesv]

Beste kerel, als we verder gaan doen parallelle aansluiting betekent dat we gaan op het vergroten van de breedte terwijl als we gaan serieel verhoging van de lengte toeneemt. als per CMOS-ontwerp kunnen we gaan op de verhoging van de breedte, maar niet de lengte Dus wij de voorkeur aan parallelle aansluitingen phutane

 

[master_picengineer]

Hoi, Ja. Dit is het geval als we abord het probleem superfecially. Je weet dat SoCs meer en alleen maar complexer en zij omvat meer en meer IP's die met elkaar communiceren. Routing draden veel complexer in de werkelijke SoCs en Serial interconnects is de voorgestelde oplossing om dit probleem op te lossen. Daarnaast, serie interconnects het oplossen van de nieuwe problemen veroorzaakt door het krimpen parallel interconnects, zoals overspraak, elektromigratie, interferentie en ga zo maar door.

 

[fpga_asic_designer]

andere dan de overspraak en het lawaai probleem van parallelle poort, ik denk dat parallel interconnectie vereist meer pads (beetje voor de hand liggende) dat maakt bonding harder. En sommige silicium gewoon niet willen zo veel pads hebben. Het wil slechts een minimum aantal pads om zo kleiner te maken en de core-beperkt. Hoewel we allemaal gebruiken MFP, is het nog steeds belangrijk om het aantal pads ... Geen TTL in / uitgang is het beste in termen van het aantal pads ...

 

[master_picengineer]

Dankzij fpga_asic_designer, Kunt u uitleggen wat er MFP. Kunt u reageren op mijn eerste vraag moet ik slecht een reactie. Nogmaals bedankt.

 

[fpga_asic_designer]

MFP is multi-functionele pads. ontwerp om verschillende functies te delen met een enkel pad. Hebben om goed te definiëren in de spec. Sorry, ik weet niet het antwoord direct op uw vraag. Let op! [Quote = master_picengineer] Dankzij fpga_asic_designer, Kunt u uitleggen wat er MFP. Kunt u reageren op mijn eerste vraag moet ik slecht een reactie. Nogmaals bedankt. [/Quote]