segmentation fault terwijl simuleert in spook

V

vijay_nag

Guest
Hoi!

Ik probeer het meten van het INL van een ADC met behulp van de adc_inl_8bit uit de ahdlLib.Ik heb maat verlioga de code voor de INL maatregel sinds mijn ADC is van 5 bit.Als ik het simuleren in spook Ik krijg een fout wanneer zij stelt ( "Interne fout gevonden in spook tijdens IC-analyse, tijdens de analyse van voorbijgaande aard" tran "." Voer getSpectreFiles 'of stuur het netlist, het spook log bestand, de gedrags-model bestanden, en alle andere informatie die kan helpen bij het identificeren van het probleem om (at) cadence.com te ondersteunen. "/ h/vijaynag/vij_ahdl/adc_inl_8bit/veriloga/veriloga.va" 178: Segmentation fault. ")
Ik zou ook graag aan toevoegen dat ik met succes gesimuleerd de DNL van mijn ADC volgens dezelfde methode als hierboven beschreven, zonder fouten.

Groeten,
Vijay

 

Welcome to EDABoard.com

Sponsor

Back
Top