RTL Vs PKS

P

p_shinde

Guest
hoi,whats the diff betwn RTL-synthese en PKS synthese,

waarvan een uitgang wordt gegeven als input voor SOC Encounter, RTL een of PKS een??bedankt,
Prasad

 
RTL compiler output gaat SOC ontmoeting
PKS tool gaat nu absoluted.
Maar het wordt gebruikt in fysieke synthese in ontmoeting 4,2

 
DC is niet fysiek synthese tool
voor fysieke synthese gereedschap nodig. lef.
plaats wireload model PKS zal nemen reële waarde van RC. lef bestand

 
PKS (of fysieke synthese in eenvoudige) is een verbetering van de synthese proces dat requirment in nano-meter processen.
In de oude methode van RTL synthese voor ASIC, in de synthese fase, de vertraging van interconnecties tussen cellen werden geschat door middel van draden-load methode.Deze methode is gebaseerd op statitical methode, en de belasting van iedere bestuurder pin is een functie van haar fanout en ook de fysieke afmetingen van het ontwerp.Maar deze schattingen zijn niet aanvaardbaar voor nano-meter technologieën.

In de fysieke synthese, de synthese tool plaatst de std.cellen in de synthese fase van ontwerp, en nu kan hij kan een betere schatting voor routering tussen knooppunten.Deze opbrengst betere raming van lasten.Dus de plaatsing fase is verplaatst van de plaats en route naar synthese fase.Dit heet fysieke synthese!

 
Geachte p_shinde

PKS synthese is met CWLM en DC kan al dan niet nodig WLM.

 

Welcome to EDABoard.com

Sponsor

Back
Top