V
Vandelay
Guest
Ik ben tot een signaal processing kaart met een DDR2 SDRAM, en ik heb enkele vragen over de routering van de bus.
Ik ben begonnen met de gegevens groepen van een 16-bits breed apparaat en ik heb er in geslaagd bedrading data-bits, flitsers, maskers en beet op mijn FPGA met behulp van 20mm / - 0,1 mm lang sporen 5 mil breed met NR vias, vaste massaplaat direct onder.De documentatie die ik heb gelezen blijkt groepering data-bits met flitser en bit masker voor elke byte, als een 'byte lane', maar ik kan niet de 16-bits bus te splitsen in byte rijstroken zonder afbreuk te doen (vias toe te voegen aan de bus).
Aangezien de data bus vrij kort is (20mm) Ik hoop dat ik weg te komen met interleaving alle 16 data-bits en bijbehorende flitsers / bit maskers, in een enkele rijstrook met ca. 3x spoor breedte afstand tussen de signalen op de meeste punten, en nog steeds gebruiken om volle snelheid (667MHz)
Kan iedereen met DDR2 lay-out ervaring geven mij een heads-up op dat?Ik kon gebruik maken van twee 8-bit RAM voor eenvoudiger groepering van individuele byte rijstroken, maar dit is een kosten gevoelig project, dus ik wil graag weg te komen met slechts een RAM-chip, waardoor een 16-bits apparaat.
Ook zal ik niet in de problemen met het villen effecten met behulp van 5mil breed 20mm lang sporen, toch?
Ik ben begonnen met de gegevens groepen van een 16-bits breed apparaat en ik heb er in geslaagd bedrading data-bits, flitsers, maskers en beet op mijn FPGA met behulp van 20mm / - 0,1 mm lang sporen 5 mil breed met NR vias, vaste massaplaat direct onder.De documentatie die ik heb gelezen blijkt groepering data-bits met flitser en bit masker voor elke byte, als een 'byte lane', maar ik kan niet de 16-bits bus te splitsen in byte rijstroken zonder afbreuk te doen (vias toe te voegen aan de bus).
Aangezien de data bus vrij kort is (20mm) Ik hoop dat ik weg te komen met interleaving alle 16 data-bits en bijbehorende flitsers / bit maskers, in een enkele rijstrook met ca. 3x spoor breedte afstand tussen de signalen op de meeste punten, en nog steeds gebruiken om volle snelheid (667MHz)
Kan iedereen met DDR2 lay-out ervaring geven mij een heads-up op dat?Ik kon gebruik maken van twee 8-bit RAM voor eenvoudiger groepering van individuele byte rijstroken, maar dit is een kosten gevoelig project, dus ik wil graag weg te komen met slechts een RAM-chip, waardoor een 16-bits apparaat.
Ook zal ik niet in de problemen met het villen effecten met behulp van 5mil breed 20mm lang sporen, toch?