Ring Oscillator

[odyseus]

Hi all,

Ik probeer aan te passen aan de theorie met een simulatie van een drie fase ring oscillator met behulp van CMOS-omvormers (bijvoorbeeld een P & N-apparaat met de poorten aangesloten samen op de input en de riolering aangesloten samen op de output).

De theorie zegt dat je met de W / L ratio (omdat Kp & Kn verschillend zijn) om een symmetrische golfvorm - tot nu toe zo goed.

De oscillerende frequentie wortel 3 maal de RC van een enkele fase.

De R is gelijk aan 1 / (IDS (lambdaN lamdaP) waar IDS is berekend in de veronderstelling dat VDD / 2 is van toepassing op elke poort.

Met mijn voorbeeld WP = 2um, WN, LN, LP = 1um; Kp = 110E-6 & Kn = 50E-6
VDD = 5V, VT = 0.7V

en geeft als R ~ 37K dus met een 1pF aangesloten als de belasting van de oscillator zou moeten werken op ~ 7MHz maar ADS simulatie blijkt dat het werken op 40MHz!

Dit komt neer op R gelijk is aan ongeveer 4K

Enig idee of een goed werkte voorbeelden?

<img src="images/smiles/icon_confused.gif" alt="Verward" border="0" />

 

[winderig]

Ik vermoed dat @ ds denkt dat het een analoge schakelingen en vindt de frequentie waarin de fase verschuiving is 60 graden per fase.(180 extra rond de lus), zodat de vierkantswortel functie houdt geen steek.

Dit nog steeds niet maken uw frequentie komen recht, maar toch kan een van de bronnen van de fout.

 

[BigBoss]

Ik weet niet de verschijnselen in dit geval maar transiënte analyse kan een beter resultaat.In feite oscillator frequentie voorspelling functie van advertenties werkt niet in alle geval.Bijvoorbeeld in mijn symmetrische 5.8GHz RFCMOS oscillator circuit HB niet convergeren.Om het juiste vliegtuig, ik heb die een paar 1G Ohm weerstanden enkele "zwevende" punten.ADS geen liefde drijvende verbindingen.

<img src="images/smiles/icon_exclaim.gif" alt="Uitroepteken" border="0" />Namelijk, voordat Oscillator analyse, een voorbijgaande analyse kan worden gedaan en kan dit worden ingevoegd in optie vak als eerste staat ..

<img src="images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />Groeten
Laatst gewijzigd door BigBoss op 16 oktober 2003 19:56; bewerkt 1 keer in totaal

 

[odyseus]

Ik probeerde met behulp van resistieve belasting en een eenvoudige CS podium voor elke cel en DC ontkoppeld om AC analyse.De pauze punten kwamen uit op de juiste plaats met de juiste fase.

De inverter circuit werd geanalyseerd met behulp van een simulator transiënte dwz Pspice, met een eerste voorwaarde voor het terugkoppelcircuit om simulatie.

Ik vermoed dat mijn aannames van de omvormer zijn onjuist ..

Onder normale omstandigheden een apparaat wordt uitgeschakeld en de andere op - geen lopende zullen vloeien dwz wanneer de ingang wordt VDD of 0V.Als de spanning veranderingen beide apparaten ingeschakeld en de meest actuele zullen vloeien bij VDD / 2 op de poorten.Deze huidige heb ik gebruikt voor de berekening van de output weerstand, maar zoals ik al zei is er iets fundamenteel mis?

 

[BigBoss]

Je hebt om een initiële voorwaarden voor een "floating point".In Cadence het
is heel makkelijk, maar ik weet niet welke simulator gebruik je ..

Belangrijkste outout van een omvormer is een "floating point".Simulator kan niet besluiten dat deze knoop is aanvankelijk 0 of Vdd en kan beginnen met een verkeerd punten dan blijft.

 

[odyseus]

Dat is vreemd,

Ik heb nu geanalyseerd met behulp van de ring oscillator ADS Harmonische evenwicht en het ook neer op 40MHz met een fase geluid van -105dBc/Hz op 10kHz gecompenseerd.Dit stemt in met de time-domein (Transiënte) simulatie.

Als ik een AC-analyse en bias elke fase met 2.5V op de poorten, maar isoleren elke fase van de andere met behulp van een ideale DC blok, de ac-analyse toont de 0 graden punt om in te stemmen met mijn theorie in die trilling moeten optreden bij 4Mhz.

Ik heb berekend Rload correct dwz berekenen IDS met 2.5V toegepast en gebruik dan de vergelijking Rload = 1 / (IDS (LamdaP LamdaN))?

Ik kan het gewoon niet begrijpen descrepency??